Berita

Dr. Jianying Peng lulus dari Universitas Zhejiang dan saat ini menjabat sebagai presiden eksekutif Teknologi Xinlai.Dia terutama bertanggung jawab atas R&D dan manajemen pasar prosesor RISC-V dan produk terkait lainnya.Dia memiliki pengalaman kerja yang berhubungan dengan desain prosesor selama bertahun-tahun.Dia pernah menjadi manajer R&D senior prosesor ARC Synopsys dan mendirikan pusat R&D ARC China, dan manajer R&D departemen CPU Marvel ARM.

1. Apa faktor utama yang harus dipertimbangkan saat membuat perencanaan desain SoC

Sebagai pemasok IP CPU, kami telah mengamati dari pelanggan yang berbeda bahwa mereka terutama mempertimbangkan faktor utama berikut saat melakukan perencanaan desain SoC:

● Definisi produk dan indikator teknis utama: Pelanggan umum memiliki target pasar dan skenario aplikasi, sehingga definisi produk awal relatif jelas, seperti kinerja CPU (frekuensi, DMIPS / CoreMark dan nilai tes dasar lainnya) akan menjadi persyaratan Cakupan yang jelas, daftar IP periferal lain diperlukan, serta frekuensi, area, dan konsumsi daya dari keseluruhan chip.

● Karakteristik perangkat keras dan arsitektur keseluruhan: Setelah definisi produk ditentukan, langkah selanjutnya adalah membagi fungsi perangkat lunak dan perangkat keras, menentukan karakteristik modul perangkat keras, dan arsitektur SoC keseluruhan (struktur bus utama).Tentukan seluruh arsitektur SoC melalui aplikasi tertentu dan evaluasi algoritme, termasuk struktur bus, jumlah dan koneksi Master / Slave, struktur penyimpanan, dan karakteristik spesifik dari modul IP kunci.Ambil CPU sebagai contoh, apakah Anda memerlukan unit pemrosesan seperti DSP dan FPU;struktur penyimpanan (ICache / DCache, instruksi pada chip yang digabungkan erat SRAM, data pada chip yang digabungkan dengan SRAM) dan kapasitas, dan struktur bus sistem yang diperlukan.

● Ekologi perangkat lunak dan kebiasaan pengguna: Ekologi perangkat lunak dan kebiasaan pengguna tidak terlihat dan tidak berwujud, tetapi keduanya penting untuk desain SoC.Lingkungan pengembangan perangkat lunak (IDE, SDK, dll.), Rantai alat dasar (kompiler, debugger, dll.), Dukungan sistem operasi ... Ini semua terkait dengan efisiensi dan kebiasaan pengembangan perangkat lunak pelanggan terminal chip.

● Efektivitas biaya waktu, tenaga, dan modal yang komprehensif: Efektivitas biaya yang tinggi adalah syarat yang diperlukan untuk keberhasilan pelanggan komersial.Semua orang berharap untuk menyelesaikan desain dan verifikasi perangkat lunak dan perangkat keras SoC dalam waktu singkat dan dengan tenaga kerja paling sedikit.Tentu saja, mereka juga berharap bahwa biaya IP, tapeout berikutnya, biaya pengemasan dan pengujian adalah harga yang paling masuk akal.

Tentu saja, prioritas atau bobot faktor-faktor tersebut akan berbeda untuk setiap pelanggan.Sejak didirikan 2 tahun lalu, Teknologi Xinlai telah menyaksikan pendaratan RISC-V di China.Awalnya, untuk RISC-V yang baru muncul, sebagian besar perusahaan desain SoC bersikap menunggu dan melihat karena ekologi perangkat lunak dan kebiasaan pengguna.Dengan perkembangan yang pesat dari seluruh ekosistem perangkat lunak dan perangkat keras RISC-V, sekarang kami melihat semakin banyak pelanggan mulai memilih RISC-V karena keuntungan dari efektivitas biaya, definisi produk yang berbeda, dan skalabilitas yang fleksibel.

2. Apa kriteria utama berdasarkan arus utama SoC saat memilih IP inti prosesor?Bagaimana cara mencapai desain yang berbeda?

Memang ada standar terpadu tertentu untuk pemilihan IP prosesor selama desain SoC, seperti indikator perangkat keras, indikator perangkat lunak, stabilitas, dan harga.

Indikator perangkat keras terutama meliputi:

● Di bawah proses tertentu, frekuensi, area, persyaratan parameter konsumsi daya, dan skor tes benchmark CPU yang khas (DMIPS, CoreMark, dll.);

● Kombinasi set instruksi yang berbeda, seperti set instruksi RISC-V 32-bit atau RISC-V 64-bit, DSP, FPU presisi tunggal dan ganda, dll.;

● Struktur dan ukuran unit penyimpanan;

● Jumlah dan prioritas interupsi, kecepatan respons, dll .;

● Jenis antarmuka bus dan rasio frekuensi clock yang didukung, dll.

Indikator perangkat lunak terutama meliputi:

● Lingkungan pengembangan perangkat lunak dan platform pengembangan yang sempurna (IDE, SDK, dll.);

● Rantai alat yang matang dan stabil (kompiler, emulator, debugger, dll.);

● Antarmuka perangkat lunak standar dan pustaka perangkat lunak algoritme yang kaya, dll .;

● Dukungan perangkat lunak pihak ketiga yang ramah ((Segger, IAR, Lauterbach, dll.);

● Dukungan sistem operasi arus utama (RTOS, Linux, dll.).

Stabilitas terutama karena IP CPU perlu diverifikasi sepenuhnya, dan harus memiliki ketahanan yang memadai pada berbagai proses dan platform pengujian.Harga tersebut terutama mencakup biaya otorisasi serta biaya dukungan dan pemeliharaan selanjutnya.

Bagaimana cara memberikan desain yang kompetitif dan berbeda kepada pelanggan?Ini selalu menjadi arah di mana Teknologi Xinlai mengeksplorasi dan bekerja keras.Saat ini, kami terutama mempertimbangkan aspek-aspek berikut:

1) IP prosesor yang sangat dapat dikonfigurasi

Semua inti IP CPU RISC-V menyertakan banyak opsi yang dapat dikonfigurasi.Pelanggan dapat mengkonfigurasi parameter yang mereka butuhkan melalui antarmuka grafis untuk memenuhi persyaratan kinerja tanpa membuang sumber daya tambahan, seperti jumlah interupsi dan prioritas, ukuran ICache / DCache, Apakah Anda memerlukan instruksi on-chip dan data SRAM, jumlah siklus perkalian, dll. Kemudian buat kode yang diperlukan.

2) Skalabilitas set instruksi RISC-V (instruksi yang ditentukan pengguna)

Dalam definisi set instruksi RISC-V, bagian dari ruang pengkodean telah disediakan untuk instruksi yang ditentukan pengguna, dan Teknologi Nuklir menyediakan solusi ekstensi NICE (Nuclei Instruction Co-Unit Extension).Pelanggan menganalisis algoritme yang memerlukan akselerasi perangkat keras dan menentukan instruksi terkait sesuai dengan aplikasi di bidang tertentu.Berdasarkan inti mikrokernel prosesor RISC-V, antarmuka NICE dicadangkan untuk mewujudkan unit akselerasi untuk bidang tertentu.Unit akselerasi dapat berbagi penyimpanan dan sumber daya lainnya dengan mikrokernel prosesor, yang dapat sangat meningkatkan rasio efisiensi energi, dan juga dapat membantu pelanggan dengan cepat mengembangkan produk dengan arsitektur berbeda untuk bidang tertentu.

3) Modul akselerasi perangkat keras untuk subdivisi

Untuk desain SoC di subdivisi tertentu, Sina Technology juga menyediakan berbagai solusi akselerasi perangkat keras fleksibel, seperti modul peningkatan keamanan fisik prosesor, langkah kunci inti ganda, modul vektor, modul NPU, dll.

3. Teknologi baru dan tren aplikasi apa di bidang desain SoC yang perlu diperhatikan?

Dengan munculnya era 5G dan AIoT, skenario aplikasi yang semakin cerdas lahir, dan ada juga tren "desain SoC chip yang ditentukan oleh aplikasi dan perangkat lunak", yang juga mengedepankan persyaratan baru untuk iterasi produk yang cepat.Ini berarti desain SoC membutuhkan:

● Memecahkan masalah skenario praktis tertentu dengan lebih efektif

● Kecepatan respons pasar lebih cepat

● Dengan diferensiasi fitur dan keunggulan biaya

Saya pikir desain SoC saat ini terutama memiliki tren utama berikut:

● DSA (Domain Specific Architecture atau Domain Specific Accelerator), akselerator koprosesor untuk aplikasi khusus

Tujuan dari DSA adalah meningkatkan rasio efisiensi energi komputasi, sehingga dapat lebih memenuhi diferensiasi, keamanan, dan ketepatan waktu desain SoC ke pasar.Bagaimana cara mencapai tujuan ini?Salah satu konsep inti adalah "mengkhususkan diri dalam industri teknis".Di bidang perangkat keras, perangkat keras khusus digunakan untuk memenuhi kebutuhan bidang tertentu.Tetapi ini berbeda dari perangkat keras ASIC umum.DSA perlu memenuhi kebutuhan lapangan dan memecahkan satu jenis masalah daripada satu masalah, sehingga dapat mencapai keseimbangan antara fleksibilitas dan spesifisitas.Sejauh menyangkut bidang prosesor, DSA dapat diartikan sebagai Akselerator Khusus Domain, yaitu berdasarkan pemrosesan umum, akselerator untuk bidang tertentu diperluas untuk meningkatkan efisiensi penyelesaian masalah di bidang ini.

● Platform desain SoC tumpukan penuh

Platform desain SoC tumpukan penuh dapat sangat mengurangi siklus desain dan biaya desain SoC tradisional.Platform SoC satu atap dapat memberikan solusi keseluruhan untuk perangkat lunak SoC dan desain perangkat keras, umumnya termasuk IP umum dasar, arsitektur SoC, kasus uji, sistem operasi, driver perangkat lunak, pustaka algoritme, alat pengembangan, dan modul lain yang diperlukan untuk desain SoC.Saat ini, Teknologi Singular telah meluncurkan solusi IP tumpukan penuh berdasarkan prosesor RISC-V Singular untuk MCU, AIoT, dan bidang aplikasi lainnya, termasuk templat SoC keseluruhan yang telah terintegrasi sebelumnya (termasuk pustaka IP dasar Singular, IP terpadu antarmuka dan struktur bus, dll.), driver perangkat lunak dan perangkat keras, pustaka algoritme NMSIS, contoh sistem operasi yang sepenuhnya ditransplantasikan, dan IDE / SDK Corelay sendiri serta lingkungan pengembangan lainnya.Biarkan pelanggan memastikan kustomisasi sesuai permintaan dalam desain SoC, jangan menyia-nyiakan sumber daya, membantu pelanggan mengurangi investasi R&D, dan meningkatkan efisiensi dan kualitas R&D.

● chiplet mode multiplexing IP baru

Di era pasca-Hukum Moore, integrasi chip semakin tinggi dan lebih tinggi, dan desain SoC menjadi semakin rumit.Untuk mengurangi seluruh siklus desain SoC chip dan total biaya pengembangan, mode Chiplet telah menjadi tren yang populer.Chiplet sebenarnya adalah dadu dengan fungsi tertentu.Berdasarkan model Chiplet, pertama-tama uraikan fungsi kompleks yang perlu diimplementasikan, kemudian kembangkan atau gunakan kembali cetakan yang ada dengan node proses yang berbeda, bahan yang berbeda, dan fungsi yang berbeda, dan terakhir bentuk chip lengkap melalui teknologi pengemasan SiP (System in Package) .Jadi Chiplet adalah mode multiplexing IP baru yang disediakan dalam bentuk chip die.

Selain memecahkan masalah ketidaksejajaran sirkuit digital dan sirkuit analog atau antarmuka pada node proses, Chiplet juga dapat memberikan fleksibilitas yang lebih besar dalam desain SoC.Misalnya, beberapa desain SoC memiliki persyaratan berbeda untuk jumlah antarmuka atau saluran analog dalam skenario yang berbeda.Jika semuanya terintegrasi pada cetakan, mereka kekurangan fleksibilitas, dan sulit untuk mencapai kinerja, fungsi, dan area yang optimal (juga dikenal sebagai PPA)..Chiplet lebih baik memecahkan masalah fleksibilitas dalam skenario melalui digital dan analog.Tentu saja chiplet juga menghadapi banyak tantangan, seperti standarisasi interface, dan banyaknya data antar interface menyebabkan konsumsi daya yang tinggi akibat interkoneksi antara dies dan dies.Dan masalah lainnya.

4. Tantangan apa yang dihadapi desain SoC saat ini dalam hal kinerja, konsumsi daya, dan ukuran?Apa solusinya?

Dengan melambatnya Hukum Moore, biaya teknologi maju (28nm-> 22nm-> 14nm-> 7nm-> 5nm) terus meningkat, desain SoC tidak lagi hanya dapat berharap bahwa node proses menyusut untuk memenuhi kinerja, fungsi dan persyaratan ukuran area.

Dalam desain SoC, kinerja, fungsi, dan area sering kali tidak terpuaskan pada saat yang sama, dan kami hanya dapat mencoba mencapai kompromi yang sempurna.Misalnya, teknologi berdaya rendah seperti Clock Gating, Power Gating, dan Multiple Power Domains digunakan tanpa memengaruhi kinerja, tetapi biayanya adalah area tersebut akan lebih besar.Oleh karena itu, strategi kompromi PPA tidak memiliki standar yang konsisten, tetapi analisis khusus berdasarkan aplikasi yang sebenarnya.

Oleh karena itu, menurut saya desain SoC hanya dapat dirancang sesuai permintaan, dan tantangan PPA dapat diselesaikan dengan lebih baik jika sesuai.Tentu saja, desain sesuai permintaan ini terutama tercermin dalam poin dukungan penggunaan ulang IP yang disebutkan di atas:

● Parameter IP multiplexing IP yang sangat dapat dikonfigurasi secara fleksibel dapat dikonfigurasi sesuai dengan persyaratan PPA, tanpa membuang area dan konsumsi daya di bawah premis kinerja pertemuan;

● Platform desain SOC tumpukan penuh-Sesuai dengan persyaratan PPA, Anda dapat secara fleksibel memilih modul IP yang diperlukan, dan menggunakan antarmuka IP terpadu untuk mengurangi area dan konsumsi daya interkoneksi IP;memberikan solusi keseluruhan untuk perangkat lunak dan perangkat keras, dan selanjutnya meningkatkan koordinasi perangkat lunak dan perangkat keras. Desain, pembagian fungsi wajar, mengurangi kompleksitas desain perangkat keras, dll.

5. Apa perbedaan antara persyaratan desain SoC di Internet of Things dan bidang komputasi tepi dan komputasi seluler / komputer pribadi?Bagaimana cara memilih inti prosesor yang tepat?

Dari komputer pribadi hingga komputasi seluler (ponsel), desain chip SOC (termasuk pengembangan prosesor) terutama didorong oleh aplikasi tunggal dan produk utama.Saat ini, dengan 5G, AIoT, komputasi tepi, dan skenario aplikasi lain yang berkembang pesat, dan tidak ada standar dan spesifikasi industri yang jelas, skenario aplikasi lebih beragam, permintaan lebih terfragmentasi, permintaan produk tunggal sedang, dan iterasi inovasi menjadi lebih cepat.Ada juga kebutuhan untuk respons pasar yang lebih cepat.Oleh karena itu, kustomisasi desain chip SoC telah menjadi tren.Sebagai seluruh otak kendali SoC, prosesor, selain indikator perangkat keras PPA tradisional, rantai alat perangkat lunak dasar lengkap dan ekologi, lebih penting bagi fleksibilitas dan skalabilitas prosesor untuk memenuhi diferensiasi dan diversifikasi.Desain, dan pembentukan hambatan teknis.

ARM tidak memiliki keunggulan ekologis absolut di bidang yang baru muncul ini.Oleh karena itu, RISC-V, yang terbuka dan memiliki keunggulan teknis seperti kesederhanaan, konsumsi daya yang rendah, modularitas, dan skalabilitas, akan menjanjikan di bidang AIoT dan komputasi tepi serta skenario yang memerlukan penyesuaian.

Selain fleksibilitas teknis, RISC-V juga dapat memberikan keuntungan biaya yang signifikan untuk AIoT, komputasi tepi, dan bidang lainnya.Semico Research, sebuah organisasi analisis pasar internasional, menunjukkan dalam laporannya yang berjudul "Analisis Pasar RISC-V: Pasar Berkembang" bahwa diperkirakan pada tahun 2025, pasar akan mengkonsumsi total 62,4 miliar inti CPU RISC-V, dan Cina akan memiliki ruang Pasar terbesar di dunia.