Berita

Integrasi dan skema pola baru yang digunakan dalam memori 3D dan perangkat logika telah menciptakan tantangan manufaktur dan hasil.Fokus industri telah bergeser dari penskalaan proses unit yang dapat diprediksi dalam struktur 2D ke integrasi penuh yang lebih menantang dari struktur 3D yang kompleks.Tata letak 2D konvensional DRC, metrologi wafer offline, dan pengukuran listrik offline tidak lagi cukup untuk mencapai performa dan tujuan hasil, karena kompleksitas struktur 3D baru ini.Rekayasa silikon trial-and-error juga menjadi sangat mahal, karena waktu dan biaya pengujian berbasis wafer.

"Fabrikasi virtual" adalah solusi potensial untuk masalah ini.Perangkat lunak fabrikasi virtual dapat membuat padanan digital dari perangkat semikonduktor aktual, dengan memodelkan aliran proses terintegrasi dalam lingkungan digital.Perangkat lunak ini mendukung pengujian variabilitas proses, pengembangan skema integrasi, analisis cacat, analisis kelistrikan, dan bahkan pengoptimalan jendela proses.Yang terpenting, ini dapat memprediksi konsekuensi hilir dari perubahan proses yang seharusnya memerlukan siklus build-and-test di fab.

Demonstrasi DRAM

Kami akan menggunakan SEMulator3D, platform perangkat lunak fabrikasi virtual, untuk mendemonstrasikan bagaimana fabrikasi virtual dapat secara efisien menyelesaikan manufaktur semikonduktor yang kompleks dan tantangan hasil.Kami akan memodelkan efek variasi pahat etsa (seperti selektivitas material atau distribusi fluks) pada kinerja kelistrikan perangkat.Sebuah studi perangkat DRAM sederhana akan digunakan untuk menyoroti pengaruh perilaku gerbang etsa dan karakteristik langkah etsa pada kinerja listrik dan target luluh.

Alur kerja akan mengikuti urutan fabrikasi virtual 4 langkah yang khas:

1. Langkah-langkah proses nominal dan informasi geometri perangkat dimasukkan ke dalam perangkat lunak.Hal ini memungkinkan perangkat lunak untuk menghasilkan model prediksi 3D perangkat yang dapat dikalibrasi lebih lanjut.

Gbr. 1: Setelah informasi model dimasukkan, ini akan menampilkan kontak kapasitor seperti yang ditunjukkan.Pada titik ini, analisis kelistrikan dapat dilakukan, dan efek tepi kapasitor dapat diselidiki.

2. Metrik yang diminati ditetapkan untuk memenuhi syarat perilaku struktural atau kelistrikan.Ini mungkin termasuk metrologi virtual, DRC 3D (pemeriksaan aturan desain) dan parameter listrik seperti Vth.

Gbr. 2: SEMulator3D mengidentifikasi elektroda perangkat dalam struktur 3D dan mensimulasikan karakteristik perangkat yang mirip dengan perangkat lunak TCAD, tetapi tanpa perlu pemodelan TCAD yang memakan waktu.

3. Studi desain dilakukan dalam perangkat lunak.Ini menggunakan DoE (Desain Eksperimen) untuk mengidentifikasi parameter penting dan mencakup data dan analisis sensitivitas untuk membantu dalam mengoptimalkan pengembangan proses dan / atau perubahan desain.

Gbr. 3: Insinyur dapat menganalisis metrologi apa pun di SEMulator3D untuk mengidentifikasi parameter penting, mengungkapkan kasus sudut seperti yang ditunjukkan (dilingkari merah) di atas.

4. Terakhir, Pengoptimalan Jendela Proses dilakukan untuk memberikan nilai yang dioptimalkan untuk setiap parameter proses, memaksimalkan persentase dari parameter yang dipilih yang termasuk dalam spesifikasi hasil.

Optimalisasi model proses untuk memenuhi target kinerja kelistrikan

Gambar 4: Penggambaran alur kerja analitik di SEMulator3D, termasuk fitur PWO.

Dalam contoh ini, kami akan mengoptimalkan proses manufaktur untuk menargetkan kinerja kelistrikan tertentu.Kami akan memilih nilai kelistrikan tertentu dan mengoptimalkan langkah-langkah proses kami di sekitar target ini.Setiap parameter tahapan proses akan divariasikan untuk mencari kondisi proses yang memenuhi target kinerja kelistrikan.Dalam penelitian kami, kami telah memilih Vth (tegangan ambang batas) sebagai target kami, dengan nilai 0,482V.Dengan menggunakan analisis regresi dalam perangkat lunak, kami dapat mengidentifikasi tiga parameter proses (Ketebalan Oksida Spacer, Kedalaman Oksida Spacer dan Ketebalan K Tinggi) yang signifikan dalam hal dampaknya terhadap tegangan ambang batas (lihat gambar 5).Langkah ini diikuti oleh Process Model Calibration (PMC) menggunakan data regresi yang sama, yang memastikan keakuratan model proses sebelum mengoptimalkan ketiga parameter proses penting ini untuk mencapai target Vth yang diberikan.

Gambar 5: Hasil optimasi menggunakan Vth sebagai target, dengan parameter yang dioptimalkan.

Process Window Optimization (PWO) untuk mengatur rentang parameter proses yang optimal

Process Window Optimization (PWO) secara substansial dapat mengurangi jumlah wafer pra-produksi yang diperlukan untuk pengujian offline dengan menggunakan metodologi terstruktur dan langkah demi langkah untuk melakukan eksperimen virtual.Ini dapat memprediksi hasil maksimum (tingkat keberhasilan dalam kisaran batas bawah dan atas, lihat gambar 6) untuk proses yang sedang dipertimbangkan.Lebih penting lagi, ini dapat menentukan kembali kondisi proses nominal dan persyaratan kontrol variasi untuk mencapai tingkat keberhasilan (atau hasil) maksimum.

Setelah parameter penting diidentifikasi, Desain Eksperimen (DOE) virtual baru akan dijalankan untuk menemukan nilai parameter yang memenuhi persyaratan performa dan hasil.Eksperimen harus menyertakan ruang pencarian (atau rentang) yang ditentukan untuk setiap parameter yang dipilih.Untuk mendapatkan signifikansi statistik, eksperimen simulasi dijalankan berkali-kali di seluruh ruang penelusuran yang ditentukan pengguna.Algoritme PWO kemudian memberikan nilai yang dioptimalkan untuk setiap parameter proses, memaksimalkan persentase parameter perangkat yang dipilih yang memenuhi spesifikasi perangkat target ("inSpec%").

Seperti yang ditunjukkan pada gambar 6 (kiri), dengan asumsi deviasi standar 0,5 nm, 1,0 nm dan 0,2 nm untuk tiga parameter (ketebalan oksida penjarak, kedalaman oksida penjarak, dan ketebalan K tinggi), sistem PWO melaporkan peningkatan metrologi di -spesifikasi persentase dari 34.668% menjadi 49.997%, setelah mengubah nilai nominal semua parameter proses sebagai hasil dari proses maksimalisasi.Selain itu, seperti yang ditunjukkan pada gambar 6 (kanan), mengurangi deviasi standar dari parameter yang paling berpengaruh (3,20: BWL Ketebalan deposisi K tinggi), dari 0,2 nm ke 0,13 nm meningkatkan persentase spesifikasi metrologi (tingkat hasil) menjadi 89,316% ketika target tingkat keberhasilan ditetapkan pada 88%.Peningkatan dramatis dalam hasil keseluruhan dimungkinkan dengan mengontrol variabilitas peralatan yang bertanggung jawab atas deposisi oksida gerbang K tinggi.Ini adalah informasi yang sangat berharga bagi insinyur integrasi proses yang ingin meningkatkan hasil.

Gbr. 6: Kiri: Nilai Rata-Rata Baru Diidentifikasi untuk Maksimalisasi% Spec (ketebalan deposisi dan kedalaman etsa).Kanan: Rentang yang Diperlukan Ditentukan: Simpangan baku pada BWL Tinggi K Tebal untuk memenuhi tingkat keberhasilan> 88%.

Fabrikasi virtual menghemat waktu & biaya

Pengaturan parameter proses dibuat selama tahap awal pengembangan teknologi semikonduktor, bahkan sebelum wafer pertama dibuat.Pemrosesan virtual dapat membantu memvalidasi nilai parameter proses awal ini tanpa waktu dan biaya untuk membuat dan menguji wafer yang sebenarnya.Teknologi Optimasi Jendela Proses baru SEMulator3D menawarkan keuntungan berikut selama pengembangan proses semikonduktor:

Memprediksi hasil secara akurat untuk proses yang ada
Menargetkan nilai parameter POR nominal (proses pencatatan) untuk memaksimalkan hasil
Menentukan langkah-langkah proses utama yang paling memengaruhi hasil
Mengisolasi kondisi kasus gagal (di luar spesifikasi), dan mengidentifikasi akar penyebab kegagalan ini
Mempercepat pengembangan proses, dengan menghindari rekayasa silikon trial-and-error

(Dari Daebin Yim)