Berita

Memori dari semua jenis menghadapi tekanan karena permintaan untuk kapasitas yang lebih besar, biaya yang lebih rendah, kecepatan yang lebih tinggi, dan daya yang lebih rendah untuk menangani serangan data baru yang dihasilkan setiap hari.Baik itu jenis memori yang mapan atau pendekatan baru, pekerjaan berkelanjutan diperlukan untuk terus menskalakan seiring kebutuhan kita akan memori tumbuh dengan kecepatan yang semakin cepat.

“Data adalah ekonomi baru dunia ini,” kata Naga Chandrasekaran, wakil presiden senior pengembangan teknologi di Micron dalam presentasi paripurna di konferensi IEDM baru-baru ini.

Chandrasekaran memberikan beberapa contoh yang menggambarkan ledakan data.Untuk perawatan kesehatan saja, industri menghasilkan 153 exabyte data pada tahun 2013, angka yang kemungkinan besar akan meningkat 15 kali lipat pada tahun 2020. Ada juga 10 miliar perangkat seluler yang digunakan, masing-masing akan menghasilkan, menyimpan, membagikan, dan mengalirkan kumpulan data baru .Dalam skala global, jumlah total data yang dihasilkan setiap hari berada di kisaran 2,5 quintillion byte, dan jumlahnya meningkat dengan cepat.

Gelombang data ini adalah pendorong besar di balik pertumbuhan industri chip pada tahun 2020. Pada Simposium Strategi Industri SEMI minggu ini, para analis menunjukkan bahwa sebagai salah satu kejutan besar dalam pertumbuhan industri chip yang berkelanjutan, meskipun ada ekspektasi bahwa angkanya akan menurun karena pandemi. .

"Memori adalah elemen penting," kata Mario Morales, wakil presiden program untuk memungkinkan teknologi dan semikonduktor di IDC.“Memori tumbuh 10,8%.Tapi NAND tumbuh lebih dari 30%. ”

Semua data ini membutuhkan memori sepanjang siklus hidupnya, dan presentasi IEDM menguraikan tiga perhatian utama untuk tiga kategori memori: DRAM, NAND flash, dan teknologi yang muncul.

Tantangan penskalaan DRAM
DRAM tetap menjadi komponen kunci dari sebagian besar solusi.Itu terbukti, murah, dan secara umum dapat diandalkan.Tapi itu juga jauh dari sempurna.Tiga masalah yang disoroti pada IEDM berhubungan dengan rowhammer, sense margin, dan gate stack.

“Di sisi perangkat DRAM dengan penskalaan lateral yang berkelanjutan, kami menghadapi tantangan dengan palu baris, yang merupakan fenomena yang dikenal luas di mana, ketika baris kata terus-menerus diatasi [yaitu, dipalu], muatan cenderung terakumulasi di lokasi jebakan di antarmuka, ”kata Chandrasekaran dari Micron.“Kemudian, ketika muatan ini dilepaskan, karena difusi drift, mereka bermigrasi ke bit tetangga dan menghasilkan penguatan muatan.Ini dapat menyebabkan mekanisme kehilangan data dan dapat menjadi tantangan keamanan. "

Muatan melayang perlahan mengganggu konten sel tetangga - sedikit dengan setiap akses.Setelah cukup waktu secara berurutan, sel korban dapat kehilangan statusnya menjelang siklus penyegaran berikutnya.

Wendy Elsasser, insinyur terkemuka di Arm, setuju."Row hammer tetap menjadi masalah keamanan yang signifikan, dan telah didokumentasikan di banyak makalah tentang bagaimana bit dapat membalik untuk mendapatkan akses ke wilayah memori yang aman," katanya.

Ini bukan masalah baru, tetapi masalah dasarnya semakin buruk di setiap generasi.“Saat kami menskalakan DRAM dengan penskalaan planar, efek sel tetangga bisa menjadi efek sel tetangga dekat, dan lebih banyak sel cenderung terkena dampak,” kata Chandrasekaran.“Dan masalah ini semakin parah karena kami terus menskalakan DRAM yang lebih tipis.”

Karena ini merupakan masalah yang menantang untuk dihilangkan secara langsung, solusi difokuskan pada kontrol - baik mengeluarkan penyegaran awal untuk membangun kembali sel yang lemah atau mencegah akses lebih lanjut setelah batas tercapai.JEDEC telah menambahkan beberapa mode dan perintah, dengan fokus pada chip DRAM dan pengontrol DRAM, tetapi itu adalah mitigasi, bukan solusi untuk masalah akar penyebab.

Logika dapat ditambahkan ke DRAM itu sendiri untuk mendeteksi kemungkinan serangan, dan pembuat IP memori telah bekerja untuk membangun perlindungan yang lebih kuat.“Kami menggunakan logika perangkat keras untuk mendeteksi akses semacam itu, dan kemudian kami secara proaktif membatasi akses ke baris tersebut,” kata Vadhiraj Sankaranarayanan, manajer pemasaran teknis senior di Synopsys.“Tapi itu tidak terlalu efektif dalam performa.Alternatifnya adalah secara proaktif menyegarkan baris yang berdekatan dengan baris yang terkena palu. ”

Untuk alasan kinerja dan kekuatan, beberapa tanggung jawab untuk mendeteksi serangan telah diletakkan di pengontrol.“Ada berbagai macam teknik yang dapat digunakan dalam pengontrol, karena pengontrol adalah salah satu yang mengatur lalu lintas menuju saluran,” tambah Sankaranarayanan.

Mengenai akar penyebabnya, upaya rekayasa peningkatan sel terus berlanjut, tetapi sel yang semakin sempit menjadikan ini tantangan yang berkelanjutan - terutama bila digabungkan dengan kebutuhan untuk menjaga ukuran cetakan tetap wajar dan meminimalkan biaya pemrosesan atau bahan tambahan.

Tantangan berikutnya saat menskalakan DRAM melibatkan penyempitan margin penguat rasa.“Sense margin akan berkurang ketika kapasitansi sel menurun, mendorong kami untuk meningkatkan rasio aspek dan memperkenalkan material baru,” kata Chandrasekaran.“Tetapi bahkan dengan bahan dielektrik yang paling ideal - celah udara - karakteristik resistansi garis bit / kapasitansi akan tertantang saat kami menskalakan, karena hampir tidak ada ruang di antara dua garis bit.Dan ini membatasi bahan dielektrik yang dapat kita masukkan dan pada akhirnya menantang margin indra kita. "

Selain itu, transistor yang lebih kecil secara tidak langsung menyebabkan berkurangnya batas rasa.“Saat area transistor penguat sense dikurangi sehingga kita bisa mendapatkan efisiensi larik yang lebih baik, variasi tegangan ambang akan meningkat,” katanya.Ini adalah tantangan khusus untuk sirkuit analog, dan ini akan membutuhkan pekerjaan yang berkelanjutan untuk penskalaan yang berkelanjutan.

Penskalaan dengan tumpukan gerbang biaya rendah tradisional DRAM juga mengalami masalah daya dan kinerja."Gerbang CMOS polikristalin-silikon berperforma tinggi dengan teknologi gerbang oksida silikon oxynitride telah menjadi arus utama dalam industri DRAM selama beberapa dekade," kata Chandrasekaran.“Ini terkenal, dan ini adalah solusi biaya yang sangat bagus.Namun, ini menghadapi beberapa tantangan dalam memenuhi penskalaan EOT (ketebalan oksida setara) yang diperlukan untuk memenuhi daya dan kinerja. "

Solusi alternatifnya adalah oksida gerbang K tinggi dan CMOS gerbang logam.Kedua teknologi ini telah umum di dunia teknologi logika dan merupakan pilihan menarik untuk penskalaan CMOS memori.Ini juga akan memberikan penggerak yang lebih baik, variasi yang lebih sedikit, dan karakteristik pencocokan transistor.

Tetapi ini bukan hanya masalah sederhana dalam beralih proses.Adopsi teknologi ini dalam memori akan membutuhkan rekayasa perangkat yang cermat untuk mengaktifkan perangkat periferal dan tepi dan memiliki kompatibilitas yang baik dengan integrasi larik.Dan semua ini harus terjadi sambil menjaga keterjangkauan DRAM yang didambakan.

Tantangan penskalaan flash 3D
Perpindahan dari memori flash NAND bertumpuk planar ke 3D telah, untuk saat ini, mengurangi masalah penyimpanan elektron yang terlalu sedikit dengan meningkatkan ukuran sel dalam orientasi baru.Tetapi karena jumlah lapisan meningkat - sudah dalam arus ratusan - string, transistor CMOS terintegrasi, dan ketahanan fisik akan membutuhkan perhatian.

Arus string ditandai saat string menjadi lebih panjang.“Meningkatkan skala vertikal pasti akan menantang arus string dan membuat operasi penginderaan lebih sulit,” kata Chandrasekaran.Arus senar harus bergerak turun melalui lapisan dan kemudian kembali lagi.Semakin banyak lapisan, semakin panjang dan lebih resistif jalur ini, menurunkan arus.

Tantangan khusus adalah kenyataan bahwa bahan saluran adalah polysilicon, dengan mobilitas yang berkurang dan ketergantungan yang kuat pada ukuran butir dan kepadatan perangkap.“Mengontrol ukuran butir dalam struktur rasio aspek tinggi ini merupakan tantangan besar.Jadi diperlukan cara-cara baru pengendapan dan pengobatan, ”kata Chandrasekaran.

Sebagai alternatif, bahan baru dapat membantu menjaga tali tetap utuh.“Ada beberapa material baru yang juga sedang dipertimbangkan sebagai material saluran alternatif, yang kemungkinan besar akan meningkatkan arus tali,” ujarnya."Tapi mereka juga memberikan tantangan baru dalam hal mekanisme keandalan dan karakteristik sel itu sendiri."

Penskalaan pitch baris lebih lanjut (yang vertikal) juga dapat membantu, tetapi mengurangi ukuran sel, bergerak kembali ke arah menyimpan terlalu sedikit elektron.Ini akan mencapai batas pada akhirnya dan mengurangi keuntungan dari ukuran sel yang lebih besar dalam 3D NAND jika nada baris kata terus meningkat.“Dalam jangka panjang, Anda tidak akan memiliki cukup ruang untuk sel, dan kami akan menghadapi tantangan yang sama seperti planar NAND dengan efek sedikit elektron,” katanya.

Sementara itu, ada kebutuhan untuk beralih ke pemrosesan CMOS yang lebih canggih untuk sirkuit periferal agar dapat mengimbangi daya dan kinerja yang dibutuhkan.Ini menggemakan kebutuhan untuk pindah ke gerbang logam tinggi di DRAM - membawa kebutuhan akan rekayasa perangkat yang cermat untuk memenuhi persyaratan sel memori dan logika.

Dan akhirnya, karena lebih banyak lapisan ditambahkan, menjadi tantangan untuk menjaga cetakan cukup tipis untuk aplikasi profil rendah seperti ponsel - sambil mempertahankan silikon curah yang cukup untuk penanganan yang kuat."Selama beberapa generasi berikutnya, untuk memenuhi faktor bentuk dan persyaratan paket untuk solusi seluler, ketebalan perangkat aktif di atas silikon akan lebih tinggi daripada ketebalan silikon itu sendiri," kata Chandrasekaran.“Ini menciptakan tantangan penanganan back-end baru, dan wafer warpage menjadi masalah besar.Kekuatan cetakan dan penanganan wafer akan menjadi tantangan baru yang mendorong pengembangan teknologi peralatan back-end kami. ”

Tantangan memori yang muncul
Banyak teknologi yang bersaing untuk menjadi memori non-volatile utama berikutnya.Ini termasuk memori perubahan fase (PCRAM), RAM resistif (RRAM / ReRAM), RAM magnetoresistif (MRAM), dan, sebelumnya dalam proses pengembangan, RAM feroelektrik (FeRAM), dan RAM elektron berkorelasi (CERAM).Sementara PCRAM telah mencapai produksi dalam memori lintas-titik Intel, dan STT-MRAM melihat peningkatan integrasi, tidak satu pun dari teknologi ini yang saat ini dapat mengklaim mantel tunggal dari hal besar berikutnya.Tantangan utama sebagian besar terkait dengan keandalan dan penggunaan material baru.

MRAM adalah salah satu peserta yang lebih berharap dalam perlombaan ini.“MRAM adalah jenis memori yang menggunakan keadaan magnetis bahan untuk menyimpan informasi, yang sangat berbeda dari memori berbasis biaya seperti DRAM dan flash,” jelas Meng Zhu, manajer pemasaran produk di KLA.Meskipun kedengarannya sederhana, MRAM juga lebih sulit dibangun daripada memori yang ada karena lapisan tipis dan bahan berbeda yang digunakan di lapisan tersebut.

Demikian juga, PCRAM bergantung pada kalkogenida untuk selnya.RRAM bergantung pada bahan isolasi tipis.Dan FeRAM membutuhkan bahan yang dapat beralih ke kondisi feroelektrik.CERAM cukup awal dalam pengembangan sehingga komposisinya belum mapan, tetapi bahan baru dan perakitan rumit kemungkinan besar.

Pertanyaan untuk semua jenis memori baru ini adalah bagaimana mereka akan bertahan seiring waktu dan lebih dari jutaan operasi baca / tulis.“Banyak solusi memori yang muncul terkemuka menghadapi tantangan mekanisme-keandalan baru yang perlu dipahami,” kata Chandrasekaran.

MRAM, lebih jauh daripada beberapa teknologi lainnya, memberikan contoh yang baik tentang jenis detail yang penting.“Mekanisme kerusakan utama MRAM adalah habisnya penghalang MgO yang tipis,” kata Zhu."Saat penghalang memiliki cacat, seperti lubang kecil atau titik lemah material, resistansi sambungan dapat berkurang secara bertahap seiring waktu dan juga dapat menyebabkan penurunan resistensi (kerusakan) secara tiba-tiba."

Jenis memori lainnya belum mengidentifikasi dan mengelola mekanisme keandalannya sendiri.Pertanyaan ketahanan dan retensi data tetap ada, dan evolusi resistensi sel dari waktu ke waktu sangat penting - terutama ketika sel dipertimbangkan untuk digunakan dalam memori analog untuk aplikasi seperti komputasi dalam memori untuk pembelajaran mesin.

Untuk menambah tantangan, banyak dari sel memori baru ini sensitif terhadap suhu, dan bahannya mungkin tidak berinteraksi dengan baik dengan beberapa gas mapan dan bahan kimia lain yang secara tradisional digunakan dalam proses semikonduktor.

“Sebagian besar bahan yang digunakan dalam solusi memori canggih ini sensitif terhadap suhu dan bahan kimia,” kata Chandrasekaran.“Ini memerlukan pengenalan pemrosesan suhu rendah dan kontrol ambien dalam fabs kami, dan itu juga membatasi penggunaan gas dan bahan kimia terkenal karena cenderung bereaksi dengan bahan sel dan memengaruhi kinerjanya.Keterbatasan seperti itu tidak hanya akan mempersulit pemrosesan bahan-bahan ini, tetapi juga menambah lebih banyak biaya. ”Mendefinisikan aliran yang menggunakan suhu lebih rendah dan mencegah degradasi sel kimia akan diperlukan agar ingatan ini masuk ke arus utama.

Meskipun daftar tantangan yang disajikan di IEDM sama sekali tidak lengkap, IEDM menyajikan kumpulan peningkatan menantang yang harus dilakukan kepada industri agar dapat terus menskalakan dengan kecepatan yang dapat mengikuti persyaratan sistem yang terus berkembang.Lebih banyak data membutuhkan lebih banyak pemrosesan dan lebih banyak memori, dan ada banyak cara untuk mengatasi masalah ini.Tetapi tidak ada pendekatan tunggal yang akan menyelesaikan semua masalah, dan karena lebih banyak data yang dihasilkan dan lebih banyak jenis memori yang diperkenalkan, akan ada masalah tambahan yang bahkan belum ditemukan.