Berita

Pengemasan tingkat lanjut memainkan peran yang lebih besar dan menjadi pilihan yang lebih layak untuk mengembangkan desain chip tingkat sistem baru, tetapi juga menghadirkan pembuat chip dengan serangkaian opsi yang membingungkan dan terkadang label harga yang lumayan.

Otomotif, server, ponsel cerdas, dan sistem lain telah menggunakan pengemasan canggih dalam satu atau lain bentuk.Untuk aplikasi lain, ini berlebihan, dan paket komoditas yang lebih sederhana sudah cukup.Namun, pengemasan tingkat lanjut dengan cepat menjadi pilihan yang menarik bagi banyak orang.Industri ini sedang mengembangkan bentuk baru pengemasan canggih atau meningkatkan teknologi yang ada untuk berbagai aplikasi, seperti 5G dan AI.

Diperlukan waktu bertahun-tahun bagi industri untuk mencapai titik ini.Merakit die dalam paket dasar telah dimungkinkan selama beberapa dekade.Tetapi karena penskalaan kehabisan tenaga, pengemasan membuka serangkaian opsi arsitektur baru yang dapat meningkatkan kinerja, mengurangi daya, dan menambahkan fleksibilitas ke dalam desain untuk menyesuaikannya untuk pasar tertentu dan mengurangi waktu ke pasar.

Namun, tidak ada satu jenis paket yang dapat memenuhi semua kebutuhan.Setiap aplikasi berbeda, dan masing-masing memiliki persyaratan uniknya sendiri.Dalam beberapa kasus, pengemasan tingkat lanjut bahkan mungkin bukan solusi yang tepat.

Teknik Semikonduktor meneliti manfaat dan tantangan pengemasan tingkat lanjut di empat pasar - server, peralatan jaringan, kacamata pintar, dan militer / ruang angkasa.Meskipun ini hanya contoh dari aplikasi yang mungkin, ini menyoroti beberapa masalah dan tantangan utama dalam pengemasan yang akan dihadapi pembuat chip di masa depan.

Total pasar pengemasan IC bernilai $ 68 miliar pada 2019, menurut Yole Développement.Dari jumlah itu, industri pengemasan maju adalah $ 29 miliar pada 2019 dan diharapkan tumbuh 6,6% menjadi $ 42 miliar pada 2025, menurut Yole.

Server
Biasanya, untuk memajukan desain terdepan, pembuat perangkat mengandalkan penskalaan chip.Tujuannya adalah untuk mengemas lebih banyak fungsi pada dadu monolitik di setiap node proses baru, dengan node baru diluncurkan kira-kira setiap 18 hingga 24 bulan.Tetapi penskalaan menjadi lebih sulit dan mahal di setiap node, dan harga / manfaat kinerja semakin berkurang.Jadi, sementara penskalaan akan berlanjut, tidak semua komponen dalam sistem akan berskala sama.

“Ini benar-benar tentang ekonomi mati,” kata Walter Ng, wakil presiden pengembangan bisnis di UMC.“Pada node yang paling baru, biaya wafer sangat mahal, sehingga hanya sedikit pelanggan dan sedikit aplikasi yang mampu memanfaatkan teknologi proses yang mahal.Bahkan untuk pelanggan yang mampu membayar biayanya, beberapa ukuran cetakan mereka berlawanan dengan ukuran reticle maksimum.Hal itu, tentu saja, menghasilkan tantangan hasil, yang selanjutnya memperburuk masalah biaya.Pelanggan menginginkan solusi teknis yang lebih dioptimalkan, yang akan memberikan solusi bisnis yang lebih hemat biaya.Jumlah waktu yang diperlukan untuk merancang dan memverifikasi sistem besar di chip (SoC) di sisi terbaru juga menjadi perhatian banyak orang dari perspektif waktu ke pasar. "

Di dunia server, hal ini mengarah pada disagregasi - fungsi pembongkaran yang tidak memerlukan atau memanfaatkan logika digital paling canggih - serta integrasi heterogen menggunakan interkoneksi die-to-die berkecepatan tinggi.Ada sejumlah opsi yang tersedia, tetapi desas-desus saat ini ada di sekitar chiplets.

Dalam chiplet, pembuat chip mungkin memiliki menu cetakan modular, atau chiplet, di perpustakaan, yang tidak semuanya harus dikembangkan pada node proses yang sama.Umumnya, desain yang menyertakan chiplet menyerupai SoC monolitik, tetapi pengembangannya lebih murah.

Ini semua terdengar bagus di atas kertas, tetapi ada beberapa tantangan.“Ini adalah lingkungan yang baru muncul.Ini model baru.Tidak banyak standar dalam hal antarmuka.Pengguna awal integrasi chiplet cenderung merupakan perusahaan yang terintegrasi secara vertikal yang dapat mengontrol semua elemen desain, dan khususnya antarmuka, ”kata Eelco Bergman, direktur senior pengembangan bisnis di ASE, dalam presentasi di konferensi IMAPS2020 baru-baru ini.“Saat ini, desain chiplet sebagian besar akan digerakkan oleh pengembang chip, baik itu IDM atau pemasok tanpa pabrik.Saat industri berkembang dan ekosistem terbuka, Anda akan melihat perubahan ini. "

Yang lainnya setuju.“Memahami desain bus dan spesifikasi antarmuka sangat penting.Jika ini adalah situasi kepemilikan, maka jelas pelanggan pada akhirnya akan mengambil peran utama di sana.Itu akan benar untuk beberapa waktu, ”kata Mike Kelly, wakil presiden integrasi paket dan teknologi canggih di Amkor, dalam presentasi.“Setelah kami membangun tempat di mana kami memiliki arsitektur bus umum yang dipahami dan ditentukan dengan baik oleh semua orang, maka desain dapat menjadi sangat fleksibel, baik itu perusahaan yang terintegrasi secara vertikal, IDM, atau OSAT dalam hal ini.”

AMD, Intel, dan beberapa lainnya telah memperkenalkan arsitektur seperti chiplet.Misalnya, alih-alih cetakan monolitik besar, lini prosesor server terbaru AMD mengintegrasikan cetakan yang lebih kecil dalam sebuah modul, kadang-kadang disebut modul multi-chip (MCM).Chip tersebut dihubungkan menggunakan interkoneksi die-to-die.

Disebut sebagai desain chiplet 2D, MCM AMD menggabungkan I / O terintegrasi dan die pengontrol memori berdasarkan proses 14nm.Dadu itu terletak di tengah.Delapan prosesor 7nm mati juga tergabung dalam MCM.Empat cetakan prosesor terletak di setiap sisi cetakan I / O.

Gambar 1: Proses server EPYC AMD dengan 8 core dies dan 1 I / O die Sumber: AMD

Untuk lini prosesor servernya, AMD beralih ke pendekatan seperti chiplet karena beberapa alasan.“Untuk melanjutkan tren kinerja yang diperlukan dari kinerja 2X setiap dua tahun, kami akan membutuhkan chiplet untuk tidak hanya mengaktifkan lebih banyak transistor dengan hasil yang lebih baik, tetapi juga untuk mengurangi jumlah total silikon node lanjutan,” kata Bryan Black, seorang rekan senior di AMD, dalam sebuah presentasi.

Ke depan, AMD berencana untuk memperluas upaya MCM-nya di bagian depan prosesor server.Ia juga berencana untuk mengembangkan chiplet menggunakan teknik susun 3D.“Saat kami beralih ke penumpukan 3D, kami akan memperburuk semua tantangan yang telah kami kerjakan dalam 2D,” kata Black.

Baik desain chiplet berbasis 2D dan 3D memiliki banyak tantangan yang sama.“Chiplets tidak gratis,” kata Black.“Mereka memiliki biaya yang terkait dengannya, baik dalam biaya pengemasan dan peningkatan biaya area cetakan.Kita tidak dapat mengambil komponen monolitik dengan luas 2X dan membaginya menjadi dua mata dadu yang lebih kecil yang masing-masing hanya berukuran 1X area.Ada overhead saat berkomunikasi antara keduanya, serta logika daya tambahan, logika koherensi tambahan, kontrol clocking tambahan, dan juga kontrol pengujian yang efisien.Kami memiliki banyak logika kontrol tambahan selain overhead komunikasi I / O yang diperlukan untuk menghubungkan kedua cetakan ini dan membuatnya terlihat mirip seperti satu cetakan mungkin. ”

Selain itu, sebuah paket membutuhkan dies dengan hasil yang baik, disebut juga die dikenal baik.Satu mati buruk dalam paket dapat menyebabkan kegagalan produk atau sistem.“Ada variasi parametrik di semua cetakan.Dan jadi kami memiliki tes fundamental dan masalah karakterisasi dari solusi multi-die.Beberapa lambat.Beberapa cepat.Beberapa mengkonsumsi daya lebih atau kurang, ”kata Black.

Panas, distribusi daya, dan keandalan juga merupakan tantangan dengan desain berbasis chiplet.Dan kemudian, jika paket gagal, pertanyaan besarnya adalah siapa yang bertanggung jawab.Apakah vendor chip, pemasok IP, atau rumah pengemasan?

Untuk itu, industri pengemasan dapat belajar dari pengalaman masa lalu, khususnya pada tahap awal 2.5D.Dengan 2.5D, cetakan ditumpuk atau ditempatkan berdampingan di atas interposer.Interposer, yang digabungkan melalui vias silikon (TSV), bertindak sebagai jembatan antara chip dan papan.

Pada tahap awal 2.5D, pembuat perangkat bergulat dengan berbagai die, masalah integrasi, dan tantangan hasil.Namun, seiring waktu, vendor mengatasi masalah tersebut.

"Saya ingat ketika proyek 2.5D dimulai," kata Kelly dari Amkor.“Hal nomor satu yang membantu kami adalah mendapatkan hasil sampai titik tertentu.Maka, bukanlah tantangan besar untuk memilah-milah sedikit kerugian hasil yang Anda miliki. "

Jika dadu tidak memenuhi spesifikasi, vendor kemudian akan melakukan analisis akar penyebab ekstensif pada perangkat.Ini membutuhkan strategi pengujian yang baik.

Jenis resep yang sama dapat diterapkan untuk integrasi heterogen menggunakan chiplet.Seperti sebelumnya, mengembangkan cetakan dengan hasil yang baik sangat penting.“Anda akan membawanya ke ekstrem lain.Anda akan memiliki lebih banyak cetakan dan lebih banyak sambungan solder.Tapi selama proses perakitan fundamental Anda kokoh, diskusi tidak akan sesakit yang kami temukan dengan 2.5D, "kata Kelly.

Memang, paket tersebut harus memiliki hasil yang bagus dengan biaya yang dapat diterima.Tetapi ketika terjadi kegagalan, itu kembali ke pemasok.“Pada akhirnya, pemasok adalah orang yang paling bertanggung jawab atas produk tersebut.Tetapi basis pasokan yang mendukung pemasok chip itu ada untuk membantu dalam proses analisis kegagalan itu.Setelah itu teridentifikasi, maka kewajiban dan tanggung jawab menjadi jauh lebih jelas, ”kata Bergman dari ASE.

Tujuannya adalah untuk mencegah kegagalan sejak awal.Itu membutuhkan pendekatan holistik yang dimulai dengan desain.“Melalui fase desain, kami akan mencari tahu apa yang akan bekerja paling baik dengan pelanggan,” kata Ken Molitor, chief operating officer di Quik-Pak.“Kami akan mengubah seluruh proyek, di mana kami mendesain substrat, membuat substrat dibuat, dan kemudian menghasilkan desain yang kohesif.Kemudian, kami akan merakitnya.Ada pencapaian tertentu (selama proses tersebut.) Yang cenderung mengurangi risiko di pihaknya dan di pihak kami. "

Peralatan jaringan
Vendor peralatan jaringan menghadapi banyak tantangan yang sama.Jaringan adalah sistem kompleks yang membentang dari kantor pusat ke cloud.Untuk mengatasi pasar ini, vendor peralatan komunikasi menjual sistem yang berbeda untuk berbagai bagian jaringan.

Misalnya, di salah satu bagian jaringan, Cisco menjual router untuk penyedia layanan skala besar.Router mengarahkan jaringan menggunakan paket data IP.Router terbaru Cisco didasarkan pada ASIC internal miliknya sendiri.Dibangun dengan proses 7nm, ASIC monolitik Cisco memungkinkan bandwidth 12,8 Tbps pada chip yang sama.

Cisco juga mengembangkan ASIC untuk produk jaringan lainnya.Vendor peralatan komunikasi lainnya juga mengembangkan ASIC.

Vendor juga sedang menjajaki atau menerapkan pendekatan alternatif karena beberapa alasan.Di setiap node, ASIC menjadi lebih besar dan lebih mahal.Ini juga menggabungkan SerDes (serializer / deserializer), yang menyediakan komunikasi chip-ke-chip berkecepatan tinggi.

“Persyaratan penskalaan bandwidth jaringan menghasilkan peningkatan ukuran die ASIC jaringan dengan setiap generasi teknologi,” kata Valery Kugel, insinyur senior terkemuka di Juniper, dalam sebuah presentasi.“(The) SerDes menempati sebagian besar area ASIC.”

Ada masalah lain.ASIC terdiri dari blok digital dan analog.Porsi digital mendapat manfaat dari penskalaan, memungkinkan lebih banyak fungsi dengan bandwidth yang lebih tinggi.Tetapi tidak semuanya mendapat manfaat dari penskalaan.

“Fungsi SerDes tidak menyusut.Itu adalah struktur analog.Itu tidak berkembang dengan baik, ”kata Nathan Tracy, seorang ahli teknologi dan manajer standar industri di TE Connectivity.Tracy juga presiden dari Optical Internetworking Forum (OIF), sebuah grup standar industri.

Ada beberapa solusi di sini, termasuk chiplet.Untuk menghubungkan die dalam sebuah paket, OIF sedang mengembangkan standar antarmuka die-to-die yang disebut CEI-112G-XSR.XSR menghubungkan chiplet dan mesin optik di MCM.Ini memungkinkan kecepatan data hingga 112Gbps melalui tautan jangkauan pendek.XSR masih dalam bentuk draf.

Ada beberapa cara untuk mengimplementasikan chiplet dan XSR di peralatan jaringan.Misalnya, ASIC besar dibagi menjadi dua cetakan yang lebih kecil, yang dihubungkan menggunakan tautan XSR.

Dalam contoh lain, blok SerDes besar dipecah menjadi empat cetakan I / O yang lebih kecil.Kemudian, di MCM, ASIC berada di tengah, yang dikelilingi oleh empat chiplet I / O yang lebih kecil.

Gbr. 2: Contoh SoC sakelar Ethernet yang membutuhkan konektivitas die-to-die.Sumber: Synopsys

Selain itu, pembuat perangkat dapat mengintegrasikan mesin optik dengan ASIC switch chip di MCM.

"Ada banyak desas-desus industri tentang optik yang dikemas bersama," kata Tracy.“Saya berbicara tentang kemungkinan perpindahan dari transceiver optik yang dapat dicolokkan pada bilah depan sakelar ke mesin optik yang dipasang langsung pada silikon sakelar.Anda membutuhkan interkoneksi berkecepatan tinggi berdaya rendah.Fokus dari diskusi itu adalah pengembangan XSR OIF. "

Adopsi chiplet akan bergantung pada aplikasinya.Dalam beberapa kasus, ASIC masih masuk akal.Ada beberapa faktor di sini, seperti biaya dan hasil."Ini semua tentang mengurangi konsumsi daya," kata Tracy.

“Penggunaan chiplet memungkinkan penurunan ukuran cetakan utama agar sesuai dengan batas ukuran reticle.Tetapi kebanyakan IC tidak terbatas pada reticle.Jadi argumen ini hanya berfungsi untuk sejumlah kecil IC.Ini adalah argumen kuat yang tidak berlaku untuk sebagian besar desain, ”menurut seorang ahli.“Jika Anda membagi desain menjadi dua, Anda mendapatkan 2X jumlah cetakan per wafer.Dengan asumsi cacat 'D' per wafer relatif konstan, maka hasil Anda berubah dari XD ke 2X-D.Tentu saja, dibutuhkan dua kali lebih banyak die per paket, jadi hasil efektif Anda adalah (2X-D) / 2 = XD / 2.Anda telah secara efektif memotong setengah cacat dengan biaya paket dua cetakan yang lebih kompleks versus satu cetakan.Karena teknologi pengemasan multi-die meningkat dari waktu ke waktu, masalah ini akan berkurang. ”

Kacamata pintar
Solusi ini dapat berfungsi untuk perlengkapan jaringan, tetapi pasar konsumen memiliki persyaratan yang berbeda, terutama untuk produk baru dan yang sedang berkembang.

Misalnya, dalam R&D, beberapa perusahaan sedang mengembangkan kacamata pintar generasi mendatang atau kacamata AR / VR.Realitas virtual (VR) memungkinkan pengguna merasakan lingkungan virtual 3D.Augmented reality (AR) mengambil gambar yang dihasilkan komputer dan melapisinya di sistem.

Jika teknologinya berfungsi, kacamata AR / VR dapat digunakan untuk pengambilan data, pengenalan wajah, game, dan terjemahan bahasa.Mereka juga dapat memproyeksikan presentasi atau keyboard di atas permukaan.

“[AR / VR] dan perangkat varian mereka hanya di awal perjalanan mereka untuk menjadi platform komputasi generasi berikutnya,” kata Chiao Liu, direktur dan ilmuwan penelitian di Facebook Reality Labs, dalam makalah di IEDM tahun lalu.

Mengembangkan kacamata pintar yang berguna dan murah bukanlah tugas yang mudah.Produk ini memerlukan chip, layar, dan antarmuka baru berdaya rendah.Pada kacamata ini, program diaktifkan menggunakan suara, tatapan mata, dan gerakan kepala / tubuh.Semua teknologi ini harus aman.

“Kami akan membutuhkan perbaikan dramatis di seluruh papan,” kata Ron Ho, direktur teknik silikon di Facebook, dalam presentasi di IMAPS2020.“Saya membutuhkan lebih banyak kinerja relatif terhadap daya daripada yang dapat saya pertahankan dalam sistem saat ini.Biasanya, saya perlu menjalankan berbagai hal lebih cepat dengan latensi yang lebih rendah. "

Untuk mengaktifkan kacamata pintar dengan faktor bentuk yang tepat, pengemasan IC adalah kuncinya.“Saya harus mengelola paket yang memungkinkan hal-hal seperti peningkatan kinerja dan latensi yang lebih rendah,” kata Ho.“Anda tidak dapat memaksa chip melewati jejak multi-inci dan membakar banyak daya pada PCIe.Namun, Anda mengemasnya bersama dan meletakkannya di samping satu sama lain.Dan melalui TSV, mereka memiliki bandwidth yang jauh lebih tinggi dan koneksi performa yang lebih tinggi. ”

Di IEDM, Facebook mengungkapkan beberapa petunjuk tentang kacamata AR / VR-nya, yang ada di R&D.Dalam sebuah makalah, Facebook menguraikan perkembangan teknologi antarmuka visi komputer untuk kacamata AR / VR.Teknologi yang mendasari adalah sensor gambar CMOS yang canggih.

Sensor gambar CMOS menyediakan fungsi kamera di smartphone dan produk lainnya.Tetapi sensor gambar standar tidak memadai untuk kacamata AR / VR.Yang diperlukan adalah sensor gambar yang dioptimalkan untuk persepsi mesin dengan kemasan canggih.Di koran tersebut, Facebook mendeskripsikan sensor gambar tiga lapis.Lapisan pertama adalah sensor gambar dengan unit pemrosesan, diikuti oleh prosesor agregasi, dan kemudian platform komputasi awan.

Facebook juga menyebutkan ikatan hibrida tembaga.Untuk ini, cetakan ditumpuk dan dihubungkan menggunakan teknik ikatan difusi tembaga-ke-tembaga.Tidak jelas apakah Facebook akan menempuh jalur ini, tetapi ikatan hibrida adalah teknologi yang dikenal di dunia sensor gambar.

Militer / dirgantara
Sementara itu, selama beberapa dekade, Departemen Pertahanan AS (DoD) telah mengakui bahwa teknologi chip sangat penting untuk keunggulan militer AS.Untuk berbagai sistem, komunitas pertahanan menggunakan chip pada node yang maju dan matang.Pengemasan juga merupakan bagian penting dari persamaan.

Militer / kedirgantaraan melibatkan banyak pelanggan dengan persyaratan berbeda, meskipun ada beberapa tema umum di sini.“Kami melayani banyak sektor yang berbeda,” kata Molitor dari Quik-Pak.“Kami melayani industri mil / aero.Program mil / aero cenderung berumur panjang.Mereka terbiasa menangani komponen yang harus bekerja selama 20 hingga 30 tahun. "

Pelanggan Mil / aero menghadapi tantangan lain.Seperti halnya sektor komersial, biaya pengembangan chip tingkat lanjut mahal, tetapi manfaatnya menyusut di setiap node.Ditambah, volumenya relatif rendah untuk komunitas pertahanan.

Terkadang, komunitas pertahanan menggunakan pengecoran non-AS untuk mendapatkan chip canggih, tetapi lebih suka menggunakan vendor darat untuk tujuan keamanan.Pelanggan Mil / aero menginginkan rantai pasokan yang tepercaya dan terjamin untuk chip dan paket.

Meskipun demikian, DoD sedang mencari pendekatan alternatif di luar penskalaan chip, yaitu integrasi heterogen dan chiplet.

Misalnya, Intel baru-baru ini mendapatkan kontrak baru untuk upaya chiplet baru Departemen Pertahanan, yang disebut program Heterogeneous Integration Prototype (SHIP) yang canggih.Berdasarkan rencana tersebut, Intel telah membentuk entitas komersial AS baru di sekitar chiplet.Program ini memberi pelanggan akses ke kapabilitas pengemasan Intel, termasuk DoD dan komunitas pertahanan.

Ada berbagai bagian program KAPAL.Sementara Intel memenangkan porsi digital dari program tersebut, Qorvo dianugerahi bagian RF dari proyek SHIP.Di bawah proyek itu, Qorvo akan mendirikan pusat desain kemasan, produksi, dan pembuatan prototipe RF yang heterogen di Texas.Pusat ini terutama akan melayani komunitas pertahanan.

Qorvo bukanlah hal baru di mil / aero.Selama bertahun-tahun, pemasok perangkat RF dan produk lainnya menyediakan layanan pengecoran dan pengemasan untuk mil / aero dan sektor komersial.Perusahaan mengembangkan perangkat berdasarkan gallium nitride (GaN), gallium arsenide (GaAs), dan proses lainnya.

Dalam mil / aero, persyaratan pengemasan telah berubah selama bertahun-tahun.“Ketika saya pertama kali mulai bekerja untuk Qorvo beberapa tahun yang lalu, tidak ada yang ingin kami mengirimkan suku cadang paket kepada mereka.Mil / aero ingin mati telanjang, ”kata Dean White, direktur strategi pasar pertahanan dan kedirgantaraan di Qorvo.“Kami telah melihat perubahan pasar dari pasar jenis militer-dirgantara, yang tidak ada duanya, menjadi integrasi pengemasan dan pengemasan.Pengemasan lebih kuat secara lingkungan dibandingkan beberapa tahun lalu.Kami melakukan banyak pengemasan untuk mil / aero dalam berbagai paket yang berbeda, bergantung pada tingkat daya, pembuangan panas, dan ketahanan terhadap getaran. ”

Di bawah program KAPAL, Qorvo akan menyediakan layanan pengemasan heterogen menggunakan perangkat berbasis GaN, GaAs, dan silikon.Tujuannya adalah untuk memenuhi apa yang disebut Departemen Pertahanan sebagai SWAP-C, akronim yang menunjukkan persyaratan ukuran, berat, daya dan biaya untuk paket dalam berbagai aplikasi, seperti sistem radar array bertahap, kendaraan tak berawak, platform peperangan elektronik, dan satelit.

Program KAPAL ditujukan untuk pengemasan, meskipun Qorvo akan menyediakan toko serba ada.Ini akan terus menyediakan layanan pengecoran dan pengemasan untuk pelanggan mil / aero.“Kami memodelkannya setelah model pengecoran kami.Kami menggunakan jenis model akses terbuka yang sama.Dan ini akan menjadi layanan.Anda bisa mendesain di pengecoran kami.Lalu Anda bisa berkata, 'Bisakah Anda mengambil bagian-bagian itu dan memasukkannya ke dalam satu paket?'Jadi ini tambahan atau perluasan dari kemampuan kita saat ini, ”kata White.

Sedangkan mil / aero melibatkan pekerjaan custom.Setiap pelanggan mungkin memiliki persyaratan pengemasan yang berbeda dengan berbagai tantangan.

Ambil RF, misalnya.“Salah satu tantangan yang Anda hadapi dalam komunitas RF adalah, begitu Anda memasukkan perangkat ke dalam satu paket, kinerja RF akan berubah,” kata White."Anda harus mendesain chip dan MMIC Anda agar sesuai dengan paket ini, dan untuk bekerja sedekat mungkin dengan performa aslinya yang diinginkan."

Dengan pemikiran tersebut, mengembangkan model chiplet di sekitar RF lebih mudah diucapkan daripada dilakukan.“(KAPAL) ditargetkan menggunakan GaN, GaAs dan silikon.Semuanya juga akan diintegrasikan di dalam paket heterogen ini, ”kata White.“Semakin tinggi frekuensi yang Anda gunakan, semakin menantang untuk membuat desain tipe chiplet.Itulah salah satu area yang kami jelajahi sebagai bagian dari KAPAL.Ini adalah melakukan apa yang oleh pemerintah disebut desain tipe chiplet.Dan itu belum sepenuhnya ditentukan. "

Kesimpulan
Ada banyak pasar lain yang diharapkan mendorong integrasi yang lebih heterogen.Komputer Mac kelas bawah Apple pindah ke prosesor M1 yang dikembangkan secara internal yang mengintegrasikan inti CPU, grafik, mesin pembelajaran mesin dalam "paket yang disesuaikan," menurut perusahaan.

Itu baru permulaan juga.Ada peluang baru untuk pengemasan di pasar lain, seperti 5G, AI, seluler, dan banyak tantangan untuk mengikutinya.Tetapi tampaknya tidak ada kekurangan kesempatan untuk membuat industri tetap sibuk, di tengah perubahan baru dan monumental yang terjadi di pasar. (Dari Mark LaPedus)