Berita

Sebuah teknologi bisa menjadi terkenal dari bidang profesional yang relatif sempit.Ada alasan sejarah dan itu juga tidak terlepas dari promosi perusahaan ternama.Apple-lah yang menghadirkan SiP ke publik, dan pengemasan canggih dapat menarik perhatian publik secara luas.Karena TSMC (TSMC).
Apple mengatakan bahwa i Watch saya menggunakan teknologi SiP, dan SiP telah dikenal luas sejak saat itu;TSMC mengatakan bahwa selain teknologi canggih, saya juga ingin terlibat dalam pengemasan canggih, dan pengemasan canggih telah disebutkan oleh industri memiliki status penting yang sama dengan teknologi canggih.
gambar
Dalam beberapa tahun terakhir, teknologi pengemasan yang canggih terus bermunculan, dan istilah baru juga bermunculan satu demi satu, membuat orang sedikit terpesona.Saat ini, setidaknya ada lusinan nama terkait pengemasan tingkat lanjut yang dapat dicantumkan.
Misalnya: WLP (Wafer Level Package), FIWLP (Fan-in Wafer Level Package), FOWLP (Fan-Out Wafer Level Package), eWLB (embedded Wafer Level BallGrid Array), CSP (Chip Scale Package), WLCSP (Wafer Level Chip) Scale Package), CoW (Chip on Wafer), WoW (Wafer on Wafer), FOPLP (Fan-Out Panel Level Package), InFO (Integrated Fan-Out), CoWoS (Chip-on-Wafer-on-Substrate) , HBM (Memori Bandwidth Tinggi), HMC (Hybrid MemoryCube), Wide-IO (Output Input Lebar), EMIB (Embedded Multi-Die Interconect Bridge), Foveros, Co-EMIB, ODI (Omni-Directional Interconnect), 3D IC , SoIC, X-Cube ... dll ... Ini semua adalah teknologi pengemasan yang canggih.
Bagaimana cara membedakan dan memahami teknologi pengemasan canggih yang memukau ini?Inilah yang akan diberitahukan artikel ini kepada pembaca.
Pertama-tama, untuk memfasilitasi perbedaan tersebut, kami membagi pengemasan lanjutan menjadi dua kategori: ① Teknologi pengemasan lanjutan berdasarkan ekstensi bidang XY, terutama melalui RDL untuk ekstensi sinyal dan interkoneksi;② Teknologi pengemasan canggih berdasarkan ekstensi sumbu Z, terutama melalui TSV melakukan ekstensi sinyal dan interkoneksi.

Teknologi pengemasan canggih berdasarkan ekstensi bidang XY
Bidang XY di sini mengacu pada bidang XY dari wafer atau chip.Ciri khas dari jenis paket ini adalah tidak ada TSV melalui silikon melalui.Metode atau teknologi ekstensi sinyal terutama direalisasikan oleh lapisan RDL.Biasanya tidak ada substrat, dan kabel RDL dipasang ke badan silikon chip, atau dipasang ke Molding.Karena produk paket akhir tidak memiliki substrat, paket jenis ini tergolong tipis dan saat ini banyak digunakan di ponsel pintar.

1. FOWLP

FOWLP (Fan-out Wafer Level Package) adalah sejenis WLP (Wafer Level Package), jadi kita perlu memahami paket level wafer WLP terlebih dahulu.
Sebelum munculnya teknologi WLP, langkah-langkah proses pengemasan tradisional terutama dilakukan setelah memotong dan mengiris cetakan.Wafer terlebih dahulu dipotong dadu lalu dikemas dalam berbagai bentuk.

WLP keluar sekitar tahun 2000. Ada dua tipe: Fan-in (fan-in) dan Fan-Out (fan-out).Kemasan tingkat wafer WLP berbeda dari kemasan tradisional.Dalam proses pengemasan, sebagian besar proses sudah benar.Wafer dioperasikan, yaitu seluruh pengemasan (Packaging) dilakukan pada wafer, dan pemotongan dilakukan setelah pengemasan selesai.
Karena dicing dilakukan setelah pengemasan selesai maka ukuran chip yang dikemas hampir sama dengan yang ada pada chip kosong, sehingga disebut juga CSP (Chip Scale Package) atau WLCSP (Wafer Level Chip Scale Packaging).Jenis paket ini sesuai dengan produk konsumen.Tren pasar produk elektronik ringan, kecil, pendek dan tipis, kapasitansi parasit dan induktansi relatif kecil, dan mereka memiliki keunggulan biaya rendah dan pembuangan panas yang baik.
Pada awalnya, WLP sebagian besar mengadopsi tipe Fan-in, yang dapat disebut Fan-in WLP atau FIWLP, yang terutama digunakan pada chip dengan area kecil dan jumlah pin yang sedikit.

Dengan peningkatan teknologi IC, area chip menyusut, dan area chip tidak dapat menampung cukup pin.Oleh karena itu, bentuk paket Fan-Out WLP, juga dikenal sebagai FOWLP, diturunkan, yang menyadari penggunaan penuh RDL di luar area chip untuk membuat sambungan.Dapatkan lebih banyak pin.

FOWLP, karena RDL dan Bump akan diarahkan ke pinggiran chip kosong, maka perlu untuk memotong wafer chip kosong terlebih dahulu, dan kemudian mengkonfigurasi ulang chip telanjang independen ke dalam proses wafer, dan atas dasar ini, melalui Proses batch dan metalisasi interkoneksi kabel untuk membentuk paket akhir.Proses pengemasan FOWLP ditunjukkan pada gambar di bawah ini.

FOWLP didukung oleh banyak perusahaan, dan perusahaan yang berbeda memiliki metode penamaan yang berbeda.Gambar berikut menunjukkan FOWLP yang disediakan oleh perusahaan-perusahaan besar.

Baik itu Fan-in atau Fan-out, koneksi antara kemasan level wafer WLP dan PCB dalam bentuk flip-chip, dan sisi aktif chip menghadap papan sirkuit tercetak, yang dapat mencapai jalur listrik terpendek , yang juga menjamin kecepatan yang lebih tinggi dan efek parasit yang lebih sedikit.Di sisi lain, karena penggunaan pengemasan batch, seluruh wafer dapat dikemas sekaligus, dan pengurangan biaya merupakan kekuatan pendorong lain untuk pengemasan tingkat wafer.
2. INFO
InFO (Integrated Fan-out) adalah teknologi pengemasan FOWLP canggih yang dikembangkan oleh TSMC pada tahun 2017. Ini adalah integrasi pada proses FOWLP, yang dapat dipahami sebagai integrasi dari beberapa proses Fan-Out chip, sedangkan FOWLP berfokus pada Fan -Out proses pengemasan itu sendiri.
InFO telah memberikan ruang untuk integrasi beberapa chip, yang dapat diterapkan pada pengemasan chip frekuensi radio dan nirkabel, pengemasan prosesor dan chip baseband, serta pengemasan prosesor grafis dan chip jaringan.Gambar di bawah ini adalah diagram perbandingan FIWLP, FOWLP dan InFO.

Prosesor iPhone Apple selalu diproduksi oleh Samsung pada tahun-tahun awal, tetapi TSMC dimulai dari Apple A11 dan menerima pesanan untuk dua generasi prosesor iPhone satu demi satu.Hubungkan, kurangi ketebalan, kosongkan ruang berharga untuk baterai atau bagian lain.
Apple telah memulai pengemasan InFO dari iPhone 7, dan akan terus menggunakannya di masa mendatang.iPhone 8, iPhone X, termasuk ponsel merek lain di masa depan juga akan mulai menggunakan teknologi ini.Penambahan Apple dan TSMC telah mengubah status penerapan teknologi FOWLP, yang akan memungkinkan pasar secara bertahap menerima dan umumnya menerapkan teknologi pengemasan FOWLP (InFO).
3. FOPLP
Paket level panel FOPLP (Fan-out Panel Level Package) mengacu pada ide dan teknologi FOWLP, tetapi menggunakan panel yang lebih besar, sehingga dapat menghasilkan produk kemasan yang beberapa kali lipat ukuran chip wafer silikon 300 mm.
Teknologi FOPLP merupakan perpanjangan dari teknologi FOWLP.Proses Fan-Out dilakukan pada papan pembawa persegi yang lebih besar, sehingga disebut teknologi pengemasan FOPLP.Papan pembawa Panelnya dapat berupa papan pembawa PCB atau papan pembawa kaca untuk panel kristal cair.
Saat ini, FOPLP menggunakan pembawa PCB seperti 24 × 18 inci (610 × 457mm), dan luasnya sekitar 4 kali lipat dari wafer silikon 300 mm.Oleh karena itu, ini dapat dianggap sebagai proses tunggal, yang dapat diukur.Menghasilkan produk kemasan canggih yang berukuran 4 kali wafer silikon 300 mm.
Seperti proses FOWLP, teknologi FOPLP dapat mengintegrasikan proses pra dan pasca enkapsulasi, yang dapat dianggap sebagai proses pengemasan satu kali, sehingga dapat sangat mengurangi biaya produksi dan bahan.Gambar di bawah ini menunjukkan perbandingan antara FOWLP dan FOPLP.

FOPLP menggunakan teknologi produksi PCB untuk produksi RDL.Lebar garis dan jarak garisnya saat ini lebih dari 10um.Peralatan SMT digunakan untuk memasang chip dan komponen pasif.Karena area panelnya jauh lebih besar daripada area wafer, ini dapat digunakan untuk mengemas lebih banyak produk.Dibandingkan dengan FOWLP, FOPLP memiliki keunggulan biaya yang lebih besar.Saat ini, perusahaan pengemasan global besar termasuk Samsung Electronics dan ASE secara aktif berinvestasi dalam teknologi proses FOPLP.
4. EMIB
Teknologi pengemasan canggih EMIB (Embedded Multi-Die Interconnect Bridge) dari jembatan interkoneksi multi-die tertanam diusulkan dan secara aktif diterapkan oleh Intel.Berbeda dengan tiga paket lanjutan yang dijelaskan di atas, EMIB adalah paket jenis substrat, karena EMIB tidak TSV oleh karena itu juga dibagi menjadi teknologi pengemasan canggih berdasarkan ekstensi bidang XY.
Konsep EMIB mirip dengan paket 2.5D berdasarkan interposer silikon, yang merupakan interkoneksi kepadatan tinggi lokal melalui silikon.Dibandingkan dengan paket 2.5 tradisional, karena tidak ada TSV, teknologi EMIB memiliki keunggulan berupa hasil paket normal, tidak ada proses tambahan dan desain yang sederhana.
Chip SoC tradisional, CPU, GPU, pengontrol memori, dan pengontrol IO hanya dapat diproduksi menggunakan satu proses.Menggunakan teknologi EMIB, CPU dan GPU memiliki persyaratan proses yang tinggi, dan dapat menggunakan proses 10nm, unit IO, unit komunikasi dapat menggunakan proses 14nm, bagian memori dapat menggunakan proses 22nm, dan teknologi pengemasan canggih EMIB dapat mengintegrasikan tiga proses berbeda ke dalam satu prosesor A.Gambar di bawah ini adalah diagram skema EMIB.

Dibandingkan dengan interposer silikon (interposer), area chip silikon EMIB lebih kecil, lebih fleksibel dan lebih ekonomis.Teknologi pengemasan EMIB dapat mengemas CPU, IO, GPU, dan bahkan FPGA, AI, dan chip lainnya bersama-sama sesuai kebutuhan, dan dapat mengemas chip dari berbagai proses seperti 10nm, 14nm, 22nm, dll. Bersama-sama menjadi satu chip, menyesuaikan dengan kebutuhan. bisnis yang fleksibel.

Melalui metode EMIB, platform KBL-G mengintegrasikan prosesor Intel Core dan GPU AMD Radeon RX Vega M, dan pada saat yang sama memiliki daya komputasi yang kuat dari prosesor Intel dan kemampuan grafis yang sangat baik dari GPU AMD, serta panas yang luar biasa. pengalaman disipasi..Chip ini telah menciptakan sejarah dan membawa pengalaman produk ke level yang baru.

Teknologi pengemasan canggih berdasarkan ekstensi sumbu Z.
Teknologi pengemasan canggih berdasarkan ekstensi sumbu Z terutama untuk ekstensi sinyal dan interkoneksi melalui TSV.TSV dapat dibagi menjadi 2.5D TSV dan 3D TSV.Melalui teknologi TSV, banyak chip dapat ditumpuk dan dihubungkan secara vertikal.
Dalam teknologi TSV 3D, chip sangat dekat satu sama lain, sehingga penundaan akan lebih sedikit.Selain itu, pemendekan panjang interkoneksi dapat mengurangi efek parasit terkait dan membuat perangkat berjalan pada frekuensi yang lebih tinggi, yang berarti peningkatan kinerja dan tingkat pengurangan biaya yang lebih besar.
Teknologi TSV adalah teknologi kunci dari pengemasan tiga dimensi, termasuk produsen terintegrasi semikonduktor, pengecoran manufaktur sirkuit terintegrasi, pengecoran pengemasan, pengembang teknologi baru, universitas dan lembaga penelitian, dan aliansi teknologi dan lembaga penelitian lainnya telah melakukan banyak aspek dari proses TSV. .Penelitian dan Pengembangan.
Selain itu, pembaca perlu memperhatikan bahwa meskipun teknologi pengemasan canggih berdasarkan ekstensi sumbu Z terutama menggunakan TSV untuk ekstensi dan interkoneksi sinyal, RDL juga sangat diperlukan.Misalnya, jika TSV chip atas dan bawah tidak dapat disejajarkan, mereka harus meneruskan RDL melakukan interkoneksi lokal.
5. CoWoS
CoWoS (Chip-on-Wafer-on-Substrate) adalah teknologi pengemasan 2.5D yang diluncurkan oleh TSMC.CoWoS adalah mengemas chip pada interposer silikon (interposer), dan menggunakan kabel kepadatan tinggi pada interposer silikon untuk interkoneksi.Hubungkan, lalu instal pada substrat paket, seperti yang ditunjukkan pada gambar di bawah ini.

Baik CoWoS dan InFO yang disebutkan di atas berasal dari TSMC.CoWoS memiliki Silicon Interposer, tetapi InFO tidak.CoWoS ditujukan untuk pasar kelas atas, dan jumlah koneksi serta ukuran paket relatif besar.InFO menargetkan pasar yang hemat biaya, dengan ukuran paket yang lebih kecil dan koneksi yang lebih sedikit.
TSMC memulai produksi massal CoWoS pada tahun 2012. Melalui teknologi ini, banyak chip yang dikemas bersama, dan melalui interkoneksi high-density Interposer Silicon, ia telah mencapai efek ukuran paket yang kecil, kinerja tinggi, konsumsi daya yang rendah, dan pin yang lebih sedikit.
Teknologi CoWoS banyak digunakan.GP100 Nvidia dan chip Google TPU2.0 di belakang AlphaGo yang mengalahkan Ke Jie semuanya menggunakan teknologi CoWoS.AI kecerdasan buatan juga berada di balik kontribusi CoWoS.Saat ini, CoWoS telah didukung oleh produsen chip kelas atas seperti NVIDIA, AMD, Google, XilinX, dan Huawei HiSilicon.
6. HBM
Memori bandwidth tinggi HBM (High-Bandwidth Memory), terutama untuk pasar kartu grafis kelas atas.HBM menggunakan teknologi TSV 3D dan 2.5D TSV untuk menumpuk beberapa chip memori bersama-sama melalui TSV 3D, dan menggunakan teknologi 2.5D TSV untuk menghubungkan chip memori dan GPU yang ditumpuk pada papan operator.Gambar di bawah ini menunjukkan diagram skema teknologi HBM.

HBM saat ini memiliki tiga versi yaitu HBM, HBM2 dan HBM2E, dengan bandwidth masing-masing 128 GBps / Stack, 256 GBps / Stack dan 307 GBps / Stack.HBM3 terbaru masih dalam pengembangan.
Standar HBM utama AMD, NVIDIA dan Hynix, AMD pertama kali menggunakan standar HBM dalam kartu grafis andalannya, dengan bandwidth memori video hingga 512 GBps, dan NVIDIA mengikuti dengan cermat, menggunakan standar HBM untuk mencapai bandwidth memori video 1TBps.Dibandingkan dengan DDR5, kinerja HBM ditingkatkan lebih dari 3 kali lipat, tetapi konsumsi daya berkurang hingga 50%.
7. HMC
Kubus penyimpanan hibrida HMC (Hybrid Memory Cube), standarnya terutama dipromosikan oleh Micron, target pasarnya adalah pasar server kelas atas, terutama untuk arsitektur multi-prosesor.HMC menggunakan chip DRAM yang ditumpuk untuk mencapai bandwidth memori yang lebih besar.Selain itu, HMC mengintegrasikan pengontrol memori (Pengontrol Memori) ke dalam paket tumpukan DRAM melalui teknologi integrasi TSV 3D.Gambar berikut menunjukkan diagram skema teknologi HMC.

Dengan membandingkan HBM dan HMC, terlihat bahwa keduanya sangat mirip.Keduanya menumpuk chip DRAM dan menghubungkannya melalui TSV 3D, dan ada chip kontrol logika di bawahnya.Perbedaan antara keduanya adalah HBM dihubungkan melalui Interposer dan GPU, sedangkan HMC dipasang langsung pada Substrat, tanpa Interposer dan 2.5D TSV di tengahnya.
Dalam tumpukan HMC, diameter TSV 3D adalah sekitar 5-6um, dan jumlahnya melebihi 2000+.Chip DRAM biasanya diencerkan hingga 50um, dan chip dihubungkan oleh MicroBump 20um.
Di masa lalu, pengontrol memori dibangun di dalam prosesor, jadi di server kelas atas, ketika sejumlah besar modul memori perlu digunakan, desain pengontrol memori menjadi sangat rumit.Sekarang setelah pengontrol memori diintegrasikan ke dalam modul memori, desain pengontrol memori sangat disederhanakan.Selain itu, HMC menggunakan antarmuka serial berkecepatan tinggi (SerDes) untuk mengimplementasikan antarmuka berkecepatan tinggi, yang sesuai untuk situasi di mana prosesor dan memori berada jauh.
8. Wide-IO
Teknologi input dan output broadband Wide-IO (Wide Input Output) dipromosikan oleh Samsung.Ini telah mencapai generasi kedua.Itu dapat mencapai lebar antarmuka memori hingga 512bit.Frekuensi operasi antarmuka memori dapat mencapai hingga 1GHz, dan total bandwidth memori dapat mencapai 68GBps.Ini dua kali bandwidth antarmuka DDR4 (34GBps).
Wide-IO diwujudkan dengan menumpuk chip Memori pada chip Logika, dan chip Memori dihubungkan ke chip Logika dan substrat melalui TSV 3D, seperti yang ditunjukkan pada gambar di bawah ini.

Wide-IO memiliki keunggulan paket susun vertikal arsitektur TSV, yang dapat membantu menciptakan penyimpanan seluler dengan karakteristik kecepatan, kapasitas, dan daya untuk memenuhi kebutuhan perangkat seluler seperti smartphone, tablet, dan konsol game genggam.Target pasar utamanya adalah perangkat seluler yang membutuhkan konsumsi daya rendah.
9. Foveros
Selain kemasan lanjutan EMIB yang dijelaskan sebelumnya, Intel juga memperkenalkan teknologi onboard aktif Foveros.Dalam pengenalan teknis Intel, Foveros disebut 3D Face to Face Chip Stack untuk integrasi heterogen, tumpukan chip integrasi heterogen tatap muka tiga dimensi.
Perbedaan antara EMIB dan Foveros adalah yang pertama adalah teknologi pengemasan 2D, sedangkan yang terakhir adalah teknologi pengemasan bertumpuk 3D.Dibandingkan dengan kemasan EMIB 2D, Foveros lebih cocok untuk produk berukuran kecil atau produk dengan kebutuhan bandwidth memori yang lebih tinggi.Faktanya, EMIB dan Foveros memiliki sedikit perbedaan dalam kinerja dan fungsi chip.Kedua chip dengan spesifikasi dan fungsi berbeda diintegrasikan untuk memainkan peran yang berbeda.Namun, dalam hal volume dan konsumsi daya, kelebihan dari Foveros 3D stacking telah muncul.Kekuatan data yang dikirim oleh Foveros per bit sangat rendah.Teknologi Foveros harus menangani pengurangan Bump pitch, peningkatan kepadatan dan teknologi penumpukan chip.
Gambar berikut menunjukkan diagram skema teknologi pengemasan Foveros 3D.

Chip motherboard desain bertumpuk Foveros 3D pertama LakeField, mengintegrasikan prosesor Ice Lake 10nm dan inti 22nm, dengan fungsi PC lengkap, tetapi ukurannya hanya beberapa sen.
Meskipun Foveros adalah teknologi pengemasan 3D yang lebih canggih, Foveros bukanlah pengganti EMIB.Intel akan menggabungkan keduanya dalam produksi berikutnya.
10. Co-EMIB (Foveros + EMIB)
Co-EMIB adalah kompleks EMIB dan Foveros.EMIB terutama bertanggung jawab atas koneksi horizontal, sehingga chip dari inti yang berbeda disatukan seperti puzzle, sedangkan Foveros adalah tumpukan vertikal, seperti gedung tinggi.Setiap lantai dapat memiliki desain yang berbeda-beda, seperti gym di lantai pertama, gedung perkantoran di lantai dua, dan apartemen di lantai tiga.
Teknologi pengemasan yang menggabungkan EMIB dan Foveros disebut Co-EMIB, yang merupakan metode pembuatan chip yang lebih fleksibel yang memungkinkan chip terus disambung secara horizontal saat ditumpuk.Oleh karena itu, teknologi ini dapat menggabungkan beberapa chip 3D Foveros bersama-sama melalui EMIB untuk membuat sistem chip yang lebih besar.Gambar di bawah ini adalah diagram skema teknologi Co-EMIB.

Teknologi pengemasan Co-EMIB dapat memberikan kinerja yang sebanding dengan satu chip.Kunci untuk mencapai teknologi ini adalah teknologi interkoneksi omni-directional ODI (Omni-Directional Interconnect).ODI memiliki dua tipe yang berbeda.Selain menghubungkan tipe elevator pada lantai yang berbeda, terdapat juga jembatan layang yang menghubungkan struktur tiga dimensi yang berbeda, serta interlayer antar lantai, sehingga kombinasi chip yang berbeda dapat memiliki fleksibilitas yang sangat tinggi.Teknologi pengemasan ODI memungkinkan chip untuk saling berhubungan baik secara horizontal maupun vertikal.

Co-EMIB menggunakan metode pengemasan 3D + 2D baru untuk mengubah pemikiran desain chip dari puzzle datar di masa lalu menjadi tumpukan kayu.Oleh karena itu, selain arsitektur komputasi baru yang revolusioner seperti komputasi kuantum, CO-EMIB dapat dikatakan mempertahankan dan melanjutkan praktik terbaik dari arsitektur dan ekologi komputasi yang ada.
11. SoIC

SoIC, juga dikenal sebagai TSMC-SoIC, adalah teknologi baru yang diusulkan oleh TSMC-System-on-Integrated-Chips.Diharapkan teknologi SoIC TSMC akan diproduksi secara massal pada tahun 2021.
Apa sebenarnya SoIC itu?SoIC yang disebut adalah teknologi penumpukan multi-chip inovatif yang dapat melakukan integrasi tingkat wafer untuk proses di bawah 10 nanometer.Fitur paling khas dari teknologi ini adalah struktur ikatan tanpa benturan, sehingga memiliki kepadatan integrasi yang lebih tinggi dan kinerja pengoperasian yang lebih baik.
SoIC mencakup dua bentuk teknis: CoW (Chip-on-wafer) dan WoW (Wafer-on-wafer).Dari uraian TSMC, SoIC merupakan ikatan langsung dari WoW wafer-to-wafer atau CoW chip-to-wafer Bonding technology milik teknologi Front-End 3D (FE 3D), sedangkan InFO dan CoWoS tersebut milik Back-End Teknologi 3D (BE 3D).TSMC dan Siemens EDA (Mentor) berkolaborasi dalam teknologi SoIC dan meluncurkan alat desain dan verifikasi terkait.
Gambar di bawah ini adalah perbandingan antara IC 3D dan integrasi SoIC.

Secara khusus, proses pembuatan SoIC dan 3D IC agak mirip.Kunci SoIC adalah mewujudkan struktur persimpangan tanpa tonjolan, dan kepadatan TSV-nya lebih tinggi daripada IC 3D tradisional, yang dapat direalisasikan secara langsung dengan TSV yang sangat kecil.Interkoneksi antar lapisan chip.Gambar di atas menunjukkan perbandingan densitas TSV dan ukuran tonjolan antara IC 3D dan SoIC.Terlihat bahwa kerapatan TSV SoIC jauh lebih tinggi dibandingkan dengan IC 3D.Pada saat yang sama, interkoneksi antar chipnya juga mengadopsi teknologi pengikatan langsung tanpa Bump.Pitch chip lebih kecil dan kepadatan integrasi lebih tinggi.Oleh karena itu, produknya juga lebih baik dari produk tradisional.IC 3D memiliki kerapatan fungsional yang lebih tinggi.
12. X-Cube
X-Cube (eXtended-Cube) adalah teknologi terintegrasi 3D yang diumumkan oleh Samsung yang dapat menampung lebih banyak memori di ruang yang lebih kecil dan memperpendek jarak sinyal antar unit.
X-Cube digunakan dalam proses yang membutuhkan performa dan bandwidth tinggi, seperti 5G, kecerdasan buatan, perangkat wearable atau seluler, dan aplikasi yang membutuhkan daya komputasi tinggi.X-Cube menggunakan teknologi TSV untuk menumpuk SRAM di atas unit logika, yang dapat menampung lebih banyak memori di ruang yang lebih kecil.
Dapat dilihat dari diagram tampilan teknologi X-Cube bahwa, tidak seperti pengemasan paralel 2D sebelumnya dari beberapa chip, paket X-Cube 3D memungkinkan beberapa chip untuk ditumpuk dan dikemas, membuat struktur chip yang sudah jadi lebih kompak.Teknologi TSV digunakan untuk menghubungkan chip, yang mengurangi konsumsi daya sekaligus meningkatkan kecepatan transmisi.Teknologi ini akan diterapkan pada 5G, AI, AR, HPC, chip seluler, VR, dan bidang lainnya yang mutakhir.

Teknologi X-Cube sangat memperpendek jarak transmisi sinyal antar chip, meningkatkan kecepatan transmisi data, mengurangi konsumsi daya, dan dapat menyesuaikan bandwidth dan kepadatan memori sesuai dengan kebutuhan pelanggan.Saat ini, teknologi X-Cube sudah mendukung proses 7nm dan 5nm.Samsung akan terus bekerja sama dengan perusahaan semikonduktor global untuk menerapkan teknologi ini dalam generasi baru chip berkinerja tinggi.
Kesimpulan Teknologi pengemasan yang canggih
Dalam artikel ini, kami menjelaskan 12 teknologi pengemasan canggih paling utama saat ini.Tabel berikut adalah perbandingan horizontal dari teknologi pengemasan canggih arus utama ini.

Dari perbandingan tersebut, kita dapat melihat bahwa kemunculan dan perkembangan pesat kemasan canggih terutama dalam 10 tahun terakhir.Teknologi integrasinya terutama mencakup 2D, 2.5D, 3D, 3D + 2D, 3D + 2.5D, dan kepadatan fungsinya juga rendah., Sedang, tinggi, dan sangat tinggi.Area aplikasi termasuk 5G, AI, perangkat yang dapat dikenakan, perangkat seluler, server berkinerja tinggi, komputasi kinerja tinggi, grafik berkinerja tinggi, dan bidang lainnya.Vendor aplikasi utama termasuk TSMC, Intel, SAMSUNG dan produsen Chip terkenal lainnya, ini juga mencerminkan tren integrasi pengemasan canggih dan pembuatan chip.

Akhirnya, mari kita rangkum: tujuan pengemasan lanjutan adalah untuk:

Tingkatkan kepadatan fungsi, perpendek panjang interkoneksi, tingkatkan kinerja sistem, dan kurangi konsumsi daya secara keseluruhan.

Pengemasan lanjutan juga mengedepankan persyaratan baru untuk alat EDA.Alat EDA harus dapat mendukung desain FIWLP, FOWLP, 2.5D TSV dan 3D TSV, dan juga perlu mendukung desain multi-substrat, karena suatu produk memiliki interposer silikon (inteposer) dan Substrat pengemasan (Substrat) sering terintegrasi bersama , dan perusahaan EDA besar telah meluncurkan alat baru untuk mendukung desain dan verifikasi pengemasan lanjutan, termasuk Synopsys, Cadence, Siemens EDA (Mentor) yang secara aktif berpartisipasi.

Gambar berikut menunjukkan tangkapan layar dari desain paket lanjutan alat Siemens EDA XPD.Desainnya mencakup desain 3D TSV dan 2.5D TSV, Interposer, Substrat, FlipChip, Microbump, BGA, dan elemen lainnya, yang detail dan akurat dalam alat EDA.