Berita

Untuk banyak aplikasi, pengemasan IC generasi berikutnya adalah jalur terbaik untuk mencapai penskalaan silikon, kepadatan fungsional, dan integrasi heterogen sekaligus mengurangi ukuran paket secara keseluruhan.Integrasi heterogen dan homogen menawarkan jalan menuju fungsionalitas perangkat yang ditingkatkan, waktu pemasaran yang lebih cepat, dan ketahanan hasil silikon.

Berbagai platform teknologi integrasi telah muncul yang memungkinkan pengoptimalan biaya, ukuran, kinerja, dan daya yang memenuhi kebutuhan berbagai pasar, seperti komputasi seluler, otomotif, 5G, kecerdasan buatan (AI), augmented reality (AR), dan virtual reality ( VR), komputasi kinerja tinggi (HPC), IoT, medis, dan ruang angkasa.

Namun, paket ini menghadirkan tantangan unik untuk alat dan metodologi desain paket tradisional.Tim desain harus bekerja sama untuk memverifikasi dan mengoptimalkan seluruh sistem, bukan hanya elemen individu.Desain substrat pengemasan IC tradisional biasanya sangat mirip dengan laminasi skala kecil dan / atau PCB berbasis build-up.Ini sering dibuat oleh perakit PCB tradisional dan biasanya dirancang dengan alat PCB yang dimodifikasi.

Sebaliknya, paket canggih saat ini menggunakan teknik manufaktur, bahan, dan proses yang semakin memiliki kesamaan dengan proses pengecoran silikon dan memerlukan pendekatan baru untuk desain dan verifikasi di semua tingkatan.

Salah satu tantangan pertama yang harus diatasi oleh tim desain adalah agregasi substrat yang akurat — yang dapat berupa perangkat aktif dan pasif — dan perangkat terpisah.Substrat dan perangkat ini berasal dari berbagai sumber dan pemasok dan, kemungkinan besar, tersedia dalam berbagai format dan seringkali berbeda.

Mengingat berbagai sumber data dan format, jelas bahwa aliran verifikasi yang komprehensif diperlukan — aliran yang memperhitungkan verifikasi fisik tingkat perakitan, serta verifikasi kelistrikan, tegangan, dan kemampuan uji yang lebih mendalam, tingkat sistem.Juga diperlukan alat desain yang memberikan aliran cepat, akurat, dan otomatis untuk memastikan bahwa jadwal pasar dan ekspektasi kinerja dapat dipenuhi.Idealnya, aliran ini menyediakan proses terintegrasi tunggal yang dibangun di sekitar model digital 3D, atau kembaran digital, dari seluruh rakitan paket heterogen.

Paket IC generasi mendatang ini memerlukan desain generasi mendatang dan solusi verifikasi yang menggabungkan dan mendukung:

Pembuatan prototipe digital
Integrasi multi-domain
Skalabilitas dan jangkauan
Handoff manufaktur presisi
Tanda tangan emas

Kembaran digital untuk prototipe virtual

Membangun kembaran digital, model virtual dari perakitan heterogen 2.5D / 3D memberikan representasi komprehensif dari sistem lengkap yang terdiri dari beberapa perangkat dan substrat.Digital twin memungkinkan verifikasi otomatis dari rakitan heterogen yang dimulai dengan pemeriksaan aturan desain tingkat substrat (DRC) dan meluas ke tata letak versus skema (LVS), tata letak versus tata letak (LVL), ekstraksi parasit, analisis stres dan termal, dan, terakhir, uji .

Gambar 1 Prototipe virtual kembar digital 3D yang sebenarnya adalah cetak biru dari seluruh perangkat.Sumber: Grafik Mentor

Konstruksi model memerlukan kemampuan untuk menggabungkan data dari sumber yang berbeda dan dalam format yang berbeda menjadi representasi sistem yang kohesif yang sesuai untuk mendorong verifikasi dan analisis.Idealnya, ini dilakukan dengan menggunakan format standar industri seperti file LEF / DEF, AIF, GDS, atau CSV / TXT.Fungsionalitas juga harus ada dengan cara yang secara otomatis mengenali perangkat dan antarmuka substrat tanpa harus membuat contoh komponen palsu.Hal ini memungkinkan desain dan verifikasi asinkron multi-desainer.Itu, pada gilirannya, memastikan keberhasilan sistem secara keseluruhan ketika semua komponen telah selesai dan terintegrasi.

Salah satu manfaat utama pendekatan kembar digital adalah bahwa pendekatan ini berfungsi sebagai referensi emas untuk mendorong verifikasi fisik dan kelistrikan lengkap di setiap tingkat hierarki desain.Itu menghilangkan penggunaan beberapa, spreadsheet statis untuk mewakili informasi pin dan konektivitas, menggantinya dengan netlist tingkat sistem penuh dalam format Verilog.

Penyimpanan dan penggunaan kembali data asli, seperti deskripsi Verilog perangkat, adalah kuncinya.Risiko terbesar datang ketika terjemahan atau konversi terjadi, seperti dengan skema atau spreadsheet.Jika ini dilakukan, "utas digital" segera rusak, dan risiko kesalahan konektivitas meningkat drastis.

Integrasi multi-domain

Metodologi digital twin juga memungkinkan integrasi multi-domain dan lintas-domain.Membawa paket IC canggih yang lebih kompleks ke pasar lebih cepat membutuhkan desain dan verifikasi yang sangat terintegrasi — dari desain substrat elektronik hingga penyebar panas paket mekanis dan perangkat keras pemasangan PCB, termasuk aspek yang saling terkait dari kelistrikan, termal, pengujian, keandalan, dan, tentu saja , manufakturabilitas.Tanpa pendekatan tingkat sistem untuk desain dan verifikasi, insinyur berisiko mengalami perulangan yang mahal atau lebih buruk.

Sinkronisasi informasi kelistrikan dan mekanis sangat penting untuk memastikan bahwa tidak ada pelanggaran fisik yang terjadi saat paket ditempatkan di dalam enklosur atau seluruh sistem.Pertukaran data tambahan selama desain sangat penting untuk memastikan kompatibilitas ECAD-MCAD dan meningkatkan keberhasilan lintasan pertama.Ini juga membantu dalam pembuatan desain yang lebih kuat sekaligus meningkatkan produktivitas dan mencapai waktu pemasaran yang lebih cepat.

Sangat penting bahwa baik perancang paket IC dan perancang penyebar panas khusus dapat memvisualisasikan, mengeksplorasi, dan mengoptimalkan integrasi, idealnya sebagai proses asinkron yang meminimalkan interupsi lintas domain.

Gambar 2 Metodologi digital twin memungkinkan integrasi multi-domain dan lintas-domain.Sumber: Grafik Mentor

Sinkronisasi antara desain paket dan desain mekanik / termal juga merupakan tantangan signifikan untuk kesuksesan pertama kali.Paket multi-substrat heterogen menunjukkan beberapa interaksi paket-chip, dengan salah satu yang terbesar adalah disipasi panas panas, terutama panas yang dihasilkan secara non-linier yang khas dalam paket tersebut.

Pendekatan tipikal untuk manajemen termal menggunakan penyebar panas untuk perpindahan dan pembuangan panas.Tapi penyebar panas hanya sebagus desainnya.Agar penyebar panas menjadi efisien dan efektif, ini harus dirancang dan disimulasikan dalam hubungannya dengan paket, bukan sebagai renungan.Mendesain seluruh paket dalam 3D memastikan realisasi perpindahan panas yang efektif tanpa kompromi desain yang signifikan.

Gambar 3 Ini adalah desain penyebar panas terintegrasi digital-twin-driven.Sumber: Grafik Mentor

Penumpukan 2.5D dan 3D dapat menciptakan berbagai tekanan fisik yang tidak disengaja, seperti pembengkokan media selama pemasangan dan tegangan yang disebabkan benturan.Desainer harus dapat menganalisis tata letak untuk mengetahui tekanan yang disebabkan oleh interaksi paket chip tersebut dan dampaknya pada kinerja perangkat.Setelah paket hampir selesai diimplementasikan, model termal pengemasan 3D yang akurat dapat diekspor untuk dimasukkan dalam PCB terperinci dan analisis termal sistem lengkap.Hal ini memungkinkan penyetelan akhir penutup sistem dan memungkinkan pendinginan alami dan / atau paksa dioptimalkan.

Paket IC tingkat lanjut membawa banyak tantangan baru bagi insinyur integritas sinyal dan alat desain mereka.Dies dipasang langsung ke substrat, sehingga potensi perutean substrat ke kopling perutean lapisan redistribusi on-die dimungkinkan.Paket bukan lagi struktur lapisan planar sederhana dengan vias sederhana yang mudah dimodelkan di antara lapisan logam.Sebaliknya, mungkin ada banyak substrat dengan bahan dan properti yang sangat berbeda.Analisis dapat berhasil digunakan untuk sejumlah item yang terkait dengan integritas sinyal dan daya.

Selain itu, ada sejumlah item yang menantang untuk disimulasikan.Ini umumnya termasuk dalam kategori interferensi elektromagnetik (EMI).Meskipun masalah EMI yang dibuat oleh jalur kembali ini dapat dianalisis dan disimulasikan, biasanya tidak produktif untuk melakukannya.Misalnya, dalam kasus jejak melintasi split dalam pesawat, pengaturan simulasi dan waktu berjalan akan cukup besar, dan semua teknisi akan belajar bahwa situasi seperti itu buruk dan harus dihindari.

Masalah-masalah ini paling baik diidentifikasi melalui inspeksi dan pemeriksaan berbasis geometri otomatis perangkat lunak selama desain.Ini biasanya dapat disiapkan dan dijalankan dalam hitungan menit, dengan area masalah yang disorot dengan jelas untuk tindakan desain perbaikan.Pendekatan “bergeser ke kiri” seperti itu mencegah terjadinya masalah, membuat analisis EMI lebih sebagai langkah verifikasi.

Desain heterogen 2.5D dan 3D biasanya digunakan melalui silikon vias (TSV), yang merupakan vias panjang yang membentang melalui cetakan atau substrat untuk menghubungkan sisi depan dan belakang.TSV ini memungkinkan die dan substrat untuk ditumpuk dan langsung dihubungkan.Namun, selain karakteristik kelistrikannya sendiri yang signifikan, TSV juga memiliki efek tidak langsung pada perilaku kelistrikan perangkat dan interkoneksi di sekitarnya.

Untuk secara akurat memodelkan sistem heterogen 2.5D / 3D, perancang membutuhkan alat yang mengekstrak parameter listrik yang tepat dari struktur fisik elemen 2.5D / 3D ini, yang kemudian dapat dimasukkan ke dalam simulator perilaku.Memanfaatkan model kembar digital 3D dari rakitan paket lengkap, desainer dapat secara akurat mengekstrak parasit dari model 2.5D dan 3D ini.Setelah elemen diekstraksi dengan benar, menggunakan metodologi dan proses yang sesuai, elemen tersebut dapat dirakit menjadi model interkoneksi tingkat sistem dan disimulasikan untuk menganalisis kinerja dan kepatuhan protokol yang sesuai.

Skalabilitas dan jangkauan

Teknologi pengemasan heterogen lebih kompleks untuk dirancang, dibuat, dan dirakit, berpotensi membatasi ketersediaannya untuk semua kecuali perusahaan semikonduktor terkemuka dan desain mutakhir mereka.Untungnya, desain dan ekosistem rantai pasokan dapat memainkan peran yang kuat dalam memungkinkan demokratisasi teknologi semacam itu, menempatkannya dalam jangkauan semua desainer dan perusahaan — seperti yang dilakukan dunia pengecoran silikon dengan kit desain proses (PDK), yang telah menjadi di mana-mana.

Verifikasi IC otomatis didorong oleh aturan desain yang dibuat oleh pengecoran dan disediakan di PDK untuk merancang rumah.Pemasok alat EDA memenuhi syarat perangkat mereka terhadap aturan ini untuk memastikan alat verifikasi mereka menghasilkan hasil kualitas yang terbukti, dapat diulang, dan ditandatangani.Tujuan dari kit desain perakitan paket (PADK) mirip dengan PDK — memfasilitasi kemampuan manufaktur dan kinerja dengan menggunakan aturan standar yang memastikan konsistensi di seluruh proses.

Jelasnya, PADK harus menyertakan baik verifikasi fisik maupun solusi penandatanganan ekstraksi, dan juga harus membahas solusi penandatanganan termal dan / atau tegangan.Semua proses ini harus independen dari alat desain khusus atau proses yang digunakan untuk membuat perakitan.Selain itu, PADK yang lengkap harus berfungsi di domain IC dan pengemasan, yang menyiratkan bahwa aliran harus mendukung berbagai format.Akhirnya, semua proses verifikasi ini harus divalidasi oleh perusahaan perakitan paket / OSAT.

Skala dan kompleksitas paket IC tingkat lanjut memberikan tekanan langsung pada perancang dan jadwal desain, yang sering kali diperpanjang.Pendekatan populer yang muncul untuk mengelola ini adalah desain tim bersamaan, di mana beberapa desainer secara bersamaan mengerjakan desain yang sama di seluruh jaringan lokal atau global, namun tetap mempertahankan kemampuan untuk memvisualisasikan semua aktivitas desain tanpa harus menanggung pengaturan yang memberatkan atau manajemen proses.

Gambar 4 Desain serentak multi-pengguna dapat mengurangi siklus desain dan mengoptimalkan sumber daya.Sumber: Grafik Mentor

Dari KEITH FELTON.